FPGA芯片在各領(lǐng)域應(yīng)用越來(lái)越廣泛,產(chǎn)品更迭迅速。商業(yè)FPGA開(kāi)發(fā)環(huán)境支持設(shè)計(jì)輸入、綜合、工藝映射、布局、布線(xiàn)、仿真驗(yàn)證、位流文件生成的完整流程。學(xué)術(shù)界對(duì)FPGA的研究主要集中在各流程中算法的改進(jìn)并提高效率,開(kāi)發(fā)流程也止步于布線(xiàn)階段。VTR工具集是學(xué)術(shù)界主要開(kāi)發(fā)環(huán)境,只能支持結(jié)構(gòu)相對(duì)簡(jiǎn)單、邏輯塊種類(lèi)和數(shù)量較少、布線(xiàn)資源簡(jiǎn)單且有規(guī)則的芯片開(kāi)發(fā),無(wú)法應(yīng)用于結(jié)構(gòu)復(fù)雜、資源豐富的實(shí)際商業(yè)FPGA芯片的開(kāi)發(fā)。學(xué)術(shù)工具處理商業(yè)FPGA芯片的難點(diǎn)主要是芯片建模、布線(xiàn)資源圖構(gòu)建和布線(xiàn)。本文介紹了學(xué)術(shù)領(lǐng)域FPGA CAD工具的開(kāi)發(fā)流程,分析了學(xué)術(shù)芯片模型與商業(yè)FPGA芯片資源結(jié)構(gòu)的差別,針對(duì)Xilinx的Virtex-5芯片進(jìn)行建模并生成布線(xiàn)資源圖,最終可以在該布線(xiàn)資源圖上對(duì)電路進(jìn)行布線(xiàn)。(1)首先在為芯片建模時(shí),以VTR工具集為基礎(chǔ),通過(guò)向芯片模型中新建標(biāo)簽和屬性,用于描述實(shí)際商業(yè)FPGA芯片中存在的空域、復(fù)雜邏輯塊、不規(guī)則布線(xiàn)資源等,從而實(shí)現(xiàn)對(duì)商用芯片中資源的建模。(2)在構(gòu)建布線(xiàn)資源圖時(shí),結(jié)合第三方開(kāi)源工具Torc提供的芯片數(shù)據(jù)信息,并對(duì)VTR進(jìn)行功能擴(kuò)展,使其支持新添加信息的處理,從而生成商用芯片完整的布線(xiàn)資源圖;接下來(lái)需要對(duì)所生成的布線(xiàn)資源圖進(jìn)行正確性檢查,驗(yàn)證布線(xiàn)資源圖和實(shí)際FPGA芯片的一致性。(3)最后,對(duì)VTR中的PathFinder布線(xiàn)算法進(jìn)行改進(jìn),使其支持Virtex-5芯片結(jié)構(gòu)并且能夠在所構(gòu)建的布線(xiàn)資源圖上進(jìn)行布線(xiàn)。我們完成了針對(duì)Xilinx公司的Virtex-5系列下芯片的建模、布線(xiàn)資源圖生成以及布線(xiàn)算法實(shí)現(xiàn),并選用MCNC標(biāo)準(zhǔn)測(cè)試電路以及規(guī)模更大的VTR電路進(jìn)行測(cè)試,驗(yàn)證了方案的可行性。同時(shí),我們將布線(xiàn)耗時(shí)、結(jié)果質(zhì)量和ISE中的運(yùn)行結(jié)果進(jìn)行對(duì)比。根據(jù)實(shí)驗(yàn)測(cè)試結(jié)果,我們布線(xiàn)算法可以在Virtex-5芯片上進(jìn)行布線(xiàn),平均運(yùn)行時(shí)間比ISE超出35.27%,關(guān)鍵路徑延時(shí)多25.82%,布線(xiàn)資源總線(xiàn)長(zhǎng)多出21.96%。
【學(xué)位單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2019
【中圖分類(lèi)】：TN791;TN40
【部分圖文】：

島型FPGA結(jié)構(gòu)

DSPTile結(jié)構(gòu)

第二章 FPGA 相關(guān)知識(shí)介紹由 2 個(gè) Slice 組成，這兩個(gè) Slice 沒(méi)有互相連接，每個(gè) Slice 成列排布，并的傳輸鏈。其中，底部的 Slice 被標(biāo)記為 Slice(0)，頂部的 Slice 被標(biāo)e(1)。圖 2.2 表示 CLB 中 Slice 的排列情況。
【相似文獻(xiàn)】

相關(guān)期刊論文 前5條

1 徐文超;于意仲;柴耀龍;邢衛(wèi)華;;基于Virtex-5 FPGA的激光電視色域變換算法的實(shí)現(xiàn)[J];天津職業(yè)技術(shù)師范大學(xué)學(xué)報(bào);2011年04期

2 ;65nm Virtex-5 FPGA取得性能與密度突破[J];電子設(shè)計(jì)技術(shù);2006年07期

3 王勇;;基于Virtex-5 FPGA設(shè)計(jì)Gbps無(wú)線(xiàn)通信基站[J];電子產(chǎn)品世界;2008年11期

4 朱琪;;基于Virtex-5 FPGA的AOPS節(jié)點(diǎn)實(shí)驗(yàn)平臺(tái)研究[J];現(xiàn)代電子技術(shù);2012年22期

5 ;賽靈思領(lǐng)先推出65nm FPGA一周年:VIRTEX-5 FPGA率先實(shí)現(xiàn)量產(chǎn)[J];移動(dòng)通信;2007年06期

相關(guān)碩士學(xué)位論文 前2條

1 路后珍;Virtex-5 FPGA芯片資源圖構(gòu)建和布線(xiàn)分析[D];西安電子科技大學(xué);2019年

2 康瓊;基于FPGA的高速串行接口模塊仿真設(shè)計(jì)[D];西安電子科技大學(xué);2009年

本文編號(hào)：2837343