本課題通過(guò)對(duì)原AES算法以及該算法在FPGA上的實(shí)現(xiàn)進(jìn)行了系統(tǒng)的分析與研究的基礎(chǔ)之上,針對(duì)如何有效的對(duì)信息進(jìn)行安全的保護(hù)和該算法在FPGA上實(shí)現(xiàn)如何有效的節(jié)省資源以及如何提高實(shí)現(xiàn)效率的問(wèn)題提出了一種基于FPGA的AES算法的硬件設(shè)計(jì)方案,并使用硬件描述語(yǔ)言VHDL對(duì)其整AES算法硬件設(shè)計(jì)進(jìn)行了描述,最后進(jìn)行了實(shí)驗(yàn)仿真測(cè)試和分析。本課題在綜合考慮資源使用和實(shí)現(xiàn)效率的問(wèn)題上進(jìn)行了折中的設(shè)計(jì),既能保證一定的實(shí)現(xiàn)效率又能夠有效的降低資源消耗。該設(shè)計(jì)主要包括字節(jié)替代部分、行位移與列混淆混合部分、輪密鑰加部分和內(nèi)部控制單元,設(shè)計(jì)支持128位的數(shù)據(jù)加密與解密。字節(jié)替代部分首先通過(guò)資源共享的方式查一張有限域GF(2~8)的乘法逆元表,然后由控制信號(hào)的選擇實(shí)現(xiàn)加密或解密過(guò)程中的字節(jié)替代,避免了復(fù)雜的求逆運(yùn)算,同時(shí)也降低了資源的消耗;行位移部分和列混淆部分采用混合設(shè)計(jì)的方式來(lái)實(shí)現(xiàn),首先將正向和逆向列混淆中復(fù)雜的乘法運(yùn)算通過(guò)定義Xtime()運(yùn)算來(lái)實(shí)現(xiàn),Xtime()運(yùn)算采用對(duì)8位數(shù)的高位進(jìn)行比較后根據(jù)條件進(jìn)行移位和異或運(yùn)算來(lái)實(shí)現(xiàn)有限域GF(2~8)的乘x、x~2、x~3運(yùn)算,然后將行位移與列混淆采用混合設(shè)計(jì)方式進(jìn)行實(shí)現(xiàn),將原來(lái)兩個(gè)單獨(dú)的變換模塊采用一個(gè)獨(dú)立的模塊來(lái)實(shí)現(xiàn)兩個(gè)模塊同時(shí)具有的功能;密鑰擴(kuò)展是將所有密鑰先計(jì)算出后進(jìn)行存儲(chǔ),然后根據(jù)內(nèi)部控制單元的控制將每一輪的輪密鑰輸出進(jìn)行加密操作或者解密操作,同時(shí)將輪變換部分的字節(jié)替代模塊供密鑰擴(kuò)展所用,減少了資源的開(kāi)銷。本課題所設(shè)計(jì)的AES算法硬件設(shè)計(jì)系統(tǒng)是通過(guò)輸入控制信號(hào)的選擇來(lái)實(shí)現(xiàn)加密與解密功能,當(dāng)輸入控制信號(hào)為高時(shí)實(shí)現(xiàn)加密功能,當(dāng)輸入控制信號(hào)為低時(shí)實(shí)現(xiàn)解密功能。首先通過(guò)Quartus II軟件中的StratixШ系列下的EP3SE80F1152C2 FPGA器件對(duì)各設(shè)計(jì)部分進(jìn)行了仿真驗(yàn)證,然后對(duì)整個(gè)硬件設(shè)計(jì)系統(tǒng)進(jìn)行了時(shí)序仿真和性能分析。本設(shè)計(jì)工作頻率可達(dá)320MHz,其吞吐量可達(dá)到2.048Gbps,僅占用6.970K ALUTs單元。該設(shè)計(jì)的實(shí)驗(yàn)表明在低工作頻率下達(dá)到了較高數(shù)據(jù)處理速度且占用較少的資源空間,滿足了對(duì)信息安全的保護(hù)。
【學(xué)位單位】：西華師范大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2018
【中圖分類】：TN791
【部分圖文】：

第 3 章 AES 算法的描述及工作模式描述法中根據(jù)密鑰分組長(zhǎng)度的差異分為 AES-1文分組為其固定值 128 位。在加密或解密過(guò)程初始密鑰，然后進(jìn)行數(shù)次的數(shù)據(jù)變換操作，在記為 sate。為了更加形象的對(duì)變換結(jié)果進(jìn)行描分組長(zhǎng)度除以 32）行，Nk 列（密鑰分組長(zhǎng)度組長(zhǎng)度中 Nk 始終為 4）的二維字節(jié)數(shù)組矩陣為 128 位為例，將該分組中前 32 位作為第一第二列被復(fù)制到 sate，按照此方法類推直至圖 3-1 所示，將矩陣中任意一個(gè) 8 位數(shù)的元素（ 0 i ,j 3）。

圖 3-1 AES 加/解密算法Fig. 3-1Aes ecryption/ decryption algorithm由圖 3-1 可知，AES 算法的加密算法與解密算法中輪變換包括了一個(gè)置換操作和三個(gè)替換操作的 4 個(gè)不同階段組成[25]分別如下：字節(jié)替代（SubBytes）:用一個(gè) S 盒來(lái)實(shí)現(xiàn)原字節(jié)到新字節(jié)替換操作。行位移（ShiftRows）:根據(jù)條件完成一個(gè)簡(jiǎn)單字節(jié)置換移位的過(guò)程。列混淆（MixColumns）:在有限域 GF(28)上完成字節(jié)的一個(gè)算術(shù)特性替換。輪密鑰加（AddRoundKey）:實(shí)現(xiàn)字節(jié)與字節(jié)間的異或操作。以上對(duì) AES 算法的總體作了簡(jiǎn)要介紹，下面就分別對(duì) AES 加密算法，AES

ES-128 位的加密算法中行位變換是對(duì)狀態(tài)（sate）矩陣的每如圖 3-2 所示 AES-128 位加密算法行位移 sate 變換。192 0 1 2 3256 0 1 3 4

【參考文獻(xiàn)】

相關(guān)期刊論文 前9條

1 王彩鳳;李衛(wèi)兵;卞麗;;VHDL語(yǔ)言在電子設(shè)計(jì)中的應(yīng)用[J];實(shí)驗(yàn)科學(xué)與技術(shù);2014年04期

2 韓津生;林家駿;周文錦;葉建武;;基于FPGA的AES核設(shè)計(jì)[J];計(jì)算機(jī)工程與科學(xué);2013年03期

3 劉秀蓮;;AES算法的一種快速實(shí)現(xiàn)方法[J];計(jì)算機(jī)安全;2012年06期

4 胡文靜;;自頂向下的設(shè)計(jì)方法在機(jī)械建模教學(xué)中的應(yīng)用分析[J];湖南農(nóng)機(jī);2012年05期

5 李剛;馮智剛;;基于NiosⅡ用戶自定義指令的AES算法實(shí)現(xiàn)[J];智能計(jì)算機(jī)與應(yīng)用;2011年05期

6 宣克祥;;數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)算法與安全性探析[J];產(chǎn)業(yè)與科技論壇;2011年06期

7 周建欽;胡軍;崔洪成;;擴(kuò)展Euclid算法及其在RSA中的應(yīng)用[J];吉首大學(xué)學(xué)報(bào)(自然科學(xué)版);2011年02期

8 何德彪;胡進(jìn);陳建華;;基于FPGA的高速AES實(shí)現(xiàn)[J];華中科技大學(xué)學(xué)報(bào)(自然科學(xué)版);2010年02期

9 劉航,戴冠中,李暉暉,慕德俊;工作于CBC模式的AES算法可重配置硬件實(shí)現(xiàn)[J];計(jì)算機(jī)應(yīng)用;2005年01期

相關(guān)碩士學(xué)位論文 前10條

1 王鵬程;基于HDCP協(xié)議的認(rèn)證加密算法及軟件實(shí)現(xiàn)[D];哈爾濱工業(yè)大學(xué);2016年

2 楊帆;AES算法研究及FPGA實(shí)現(xiàn)[D];北京工業(yè)大學(xué);2014年

3 謝文濤;基于SOPC技術(shù)的HDB3編碼器設(shè)計(jì)[D];長(zhǎng)安大學(xué);2014年

4 孫一超;射頻帶通采樣雷達(dá)數(shù)字接收機(jī)的研究與設(shè)計(jì)[D];南京理工大學(xué);2014年

5 孫愷;基于FPGA平臺(tái)的密碼優(yōu)化算法研究與實(shí)現(xiàn)[D];上海交通大學(xué);2014年

6 楊文煥;基于FPGA的多路高精度A/D采集卡的設(shè)計(jì)[D];河北科技大學(xué);2013年

7 王艷龍;基于CORDIC算法的線性調(diào)頻信號(hào)的FPGA實(shí)現(xiàn)[D];西安電子科技大學(xué);2013年

8 陳彥龍;基于FPGA的AES算法數(shù)據(jù)加解密設(shè)計(jì)[D];長(zhǎng)春理工大學(xué);2013年

9 趙哲斐;AES算法IP核優(yōu)化與設(shè)計(jì)[D];西安電子科技大學(xué);2013年

10 李孝輝;基于FPGA的高性能PLC運(yùn)行系統(tǒng)關(guān)鍵技術(shù)研究[D];浙江大學(xué);2012年

本文編號(hào)：2831118