發(fā)布時間：2020-09-28 09:34

　　 扇出型晶圓級封裝(fan-out wafer level package,FOWLP),具有芯片單元穩(wěn)定,集成度高,可靠性強,機械保護好,封裝面積更大,性價比更高,已經(jīng)成為當前IC芯片封裝的主流技術(shù)。盡管基于FOWLP技術(shù)制作的產(chǎn)品,諸如處理器,傳感器,通信模塊等在IC市場中占據(jù)了重要地位,但該技術(shù)依舊面臨的許多挑戰(zhàn),比如線路圖案和通孔的精度問題、連接方式的選擇、3D封裝的實現(xiàn)以及不同封裝工藝的選擇等。本文首先回顧了扇出型封裝的發(fā)展現(xiàn)狀。通過對市售電子封裝產(chǎn)品進行解剖,分析了當前四種主要封裝工藝及其封裝產(chǎn)品的不足之處。以解決芯片偏移問題為目標,針對與其密切相關(guān)的芯片重布、塑封和再布線等技術(shù)開展研究。采用ANSYS有限元分析軟件,對芯片偏移和翹曲問題進行建模實體建模、網(wǎng)格劃分以及施加載荷的方式完成產(chǎn)品的總體模型,并對熱膨脹產(chǎn)生的偏移量以及單個網(wǎng)格的翹曲度進行了計算,最后通過仿真的方式得出產(chǎn)生芯片偏移的主要原因。在此基礎(chǔ)上,結(jié)合現(xiàn)有工藝條件,提出了對芯片邊緣阻擋的雙面膠膜形狀進行改進的方案。在此基礎(chǔ)上進一步通過實驗驗證了該方案的可行性。最后對封裝產(chǎn)品進行測試,從外觀檢測,焊球強度檢測,以及整體的電性能和熱性能多個角度進行檢測。結(jié)果表明,改進后的封裝工藝方案是穩(wěn)定可靠的,總體可以實現(xiàn)芯片的偏移量低于5um,總體翹曲度低于3%,外觀檢測指標,焊球的質(zhì)量以及電性能均符合要求,產(chǎn)品總良率高于80%,與現(xiàn)有技術(shù)和工藝流程比較,該方案能夠較好地解決芯片偏移問題,驗證了改進后以及工藝可行性。
【學(xué)位單位】：江蘇科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2018
【中圖分類】：TN405
【文章目錄】：
摘要
Abstract
第1章 引言
    1.1 Fan-out封裝概述
    1.2 Fan-out晶圓級封裝技術(shù)的發(fā)展
        1.2.1 die-first face-down技術(shù)
        1.2.2 die-last技術(shù)
        1.2.3 die-first face-up技術(shù)
        1.2.4 集成扇出型封裝
    1.3 fan-out核心技術(shù)
        1.3.1 晶圓重布技術(shù)
        1.3.2 塑封技術(shù)
        1.3.3 再布線技術(shù)
        1.3.4 其他相關(guān)技術(shù)
    1.4 本文主要工作
第2章 工藝改進及優(yōu)化方案
    2.1 現(xiàn)有技術(shù)分析
    2.2 芯片偏移原因分析
        2.2.1 流程及設(shè)備參數(shù)
        2.2.2 實驗方式確定
        2.2.3 實驗數(shù)據(jù)分析
    2.3 芯片偏移解決方案
    2.4 解決方案評估
    2.5 本章小結(jié)
第3章 基于有限元方法的熱仿真分析
    3.1 理論分析
        3.1.1 熱力學(xué)模型
        3.1.2 有限元法
        3.1.3 ANSYS軟件
    3.2 前處理
        3.2.1 實體建模
        3.2.2 網(wǎng)格劃分
        3.2.3 施加載荷
    3.3 計算測量
    3.4 后處理
    3.5 本章小結(jié)
第4章 實驗研究
    4.1 實驗方案
        4.1.1 face up部分塑封工藝
        4.1.2 face up整體塑封工藝
        4.1.3 face down芯片半埋入
        4.1.4 face down芯片全埋入
    4.2 實驗方案
    4.3 改進技術(shù)實驗
        4.3.1 前段芯片排布實驗
        4.3.2 后段再布線實驗
    4.4 本章小結(jié)
第5章 封裝測試及評價
    5.1 外觀檢測
    5.2 焊球強度檢測
    5.3 電性能檢測
    5.4 熱性能檢測
    5.5 本章小結(jié)
第6章 總結(jié)與展望
    6.1 全文總結(jié)
    6.2 工作展望
參考文獻
致謝

【相似文獻】

相關(guān)期刊論文 前10條

1 章從福;;2009年晶圓級封裝趨勢[J];半導(dǎo)體信息;2009年03期

2 Sally Cole Johnson;;2009年晶圓級封裝趨勢[J];集成電路應(yīng)用;2009年03期

3 蔣婧思;周瑾;;晶圓級封裝廠房布局設(shè)計原則探討[J];中國工程咨詢;2016年05期

4 冷俊林;楊靜;毛海燕;楊正兵;湯旭東;余歡;楊增濤;董姝;伍平;;一種聲表面波器件的新型晶圓級封裝技術(shù)[J];壓電與聲光;2011年04期

5 劉國現(xiàn);;晶圓級封裝技術(shù)的現(xiàn)狀與未來市場研究[J];集成電路應(yīng)用;2003年06期

6 ;晶圓級封裝的SRAM FPGA產(chǎn)品強化便攜式消費電子產(chǎn)品優(yōu)勢[J];中國電子商情(基礎(chǔ)電子);2009年06期

7 朱桂兵;;晶圓級封裝的凸點印刷[J];絲網(wǎng)印刷;2011年10期

8 R.Pelzer,H.Luesebrink,H.Kirchberger,M.Wimplinger,P.Kettner,A.Malzer,張平;滿足晶圓級封裝微型化的曝光設(shè)備[J];電子工業(yè)專用設(shè)備;2005年02期

9 馬霞;;一種新型封裝肖特基二極管的設(shè)計與制造[J];黑龍江科技信息;2016年33期

10 郭昌宏;李習(xí)周;;扇出型晶圓級封裝技術(shù)及其在移動設(shè)備中的應(yīng)用[J];電子工業(yè)專用設(shè)備;2018年05期

相關(guān)會議論文 前2條

1 陳雷達;姚華;周少明;王寶成;蒲曉龍;;晶圓級封裝技術(shù)在高可靠CMOS圖像傳感器微系統(tǒng)封裝中的應(yīng)用研究[A];航天電子軍民融合論壇暨第十四屆學(xué)術(shù)交流會優(yōu)秀論文集（2017年）[C];2017年

2 朱文輝;;先進QFN封裝國內(nèi)外發(fā)展趨勢[A];2010中國電子制造技術(shù)論壇論文集[C];2010年

相關(guān)重要報紙文章 前6條

1 記者 張嬌嬌 陸彥平;總投資3億美元晶圓級封裝項目落戶淮安[N];淮安日報;2014年

2 國家知識產(chǎn)權(quán)局專利局電學(xué)發(fā)明審查部 友凡;晶圓級封裝技術(shù)中國專利申請分析[N];中國知識產(chǎn)權(quán)報;2011年

3 ;WLP封裝[N];中國計算機報;2004年

4 記者 劉永;MEMS尚需突破封裝技術(shù)瓶頸[N];電子資訊時報;2008年

5 DigiTimes.com 企劃;IC封裝新技術(shù)探索[N];電子資訊時報;2005年

6 ;中國需要更先進LED工藝設(shè)備[N];中國電子報;2011年

相關(guān)碩士學(xué)位論文 前3條

1 李駿;扇出型晶圓級封裝芯片偏移問題的研究[D];江蘇科技大學(xué);2018年

2 孫亞男;軟焊料鍵合實現(xiàn)MEMS晶圓級真空封裝[D];華中科技大學(xué);2011年

3 唐敢然;MEMS晶圓級真空封裝結(jié)構(gòu)設(shè)計與工藝集成[D];華中科技大學(xué);2011年

本文編號：2828631