自適應(yīng)采樣光子計數(shù)線陣讀出電路設(shè)計
發(fā)布時間:2020-09-01 17:25
光子計數(shù)成像技術(shù)采用具備單光子檢測靈敏度的傳感器,通過對目標場景的高精度采樣獲取其二維圖像信息。單光子計數(shù)探測以其高靈敏度、高信噪比和時間穩(wěn)定性好等特點,被廣泛應(yīng)用于國防預(yù)警、電網(wǎng)安全監(jiān)控、量子信息和醫(yī)學(xué)成像等領(lǐng)域。隨著當(dāng)代探測技術(shù)和信息處理技術(shù)應(yīng)用的不斷深入與拓展,對單光子探測系統(tǒng)的光子探測率、檢測精度以及靈敏度等性能指標提出了越來越高的要求。本文針對高壓電暈漏電檢測應(yīng)用需求,提出了一種自適應(yīng)采樣光子計數(shù)線陣讀出電路,實現(xiàn)對目標物體微弱紫外輻射光子強度信息的精密測量。該讀出電路采用由光子觸發(fā)雪崩并自動淬滅的被動型采樣方式,即由光子分布決定采樣及其淬滅的時序。對于弱光檢測一般都能夠獲得與光子隨機分布相一致的時序分布特性。在讀出電路內(nèi)部加入處理單元實現(xiàn)了Hold-off time自動調(diào)控,可根據(jù)當(dāng)前檢測幀的光子數(shù)動態(tài)調(diào)整下一幀死區(qū)延遲時間的長短。系統(tǒng)在確保正確檢測到絕大多數(shù)光子即維持一定探測效率的前提下,減少APD探測器的待測時間,以期降低暗計數(shù)和后脈沖引入的誤計數(shù)。在此基礎(chǔ)上,完成各模塊電路設(shè)計和像素陣列布局。最后,結(jié)合芯片可測性設(shè)計要求,完成了系統(tǒng)的電路和版圖設(shè)計。在TSMC 0.18μm MS CMOS工藝條件下,本文完成了自適應(yīng)采樣光子計數(shù)線陣讀出電路的仿真和MPW流片驗證等工作。陣列規(guī)模1×8,讀出電路總面積為1634μm×995μm,前后仿真結(jié)果均滿足設(shè)計要求。芯片測試結(jié)果表明,自適應(yīng)探測系統(tǒng)各模塊功能正常,并且每個像素間的死區(qū)時間調(diào)節(jié)相互獨立,可最大程度的提升整體線陣性能。光強增加后探測率下降,系統(tǒng)通過自動降低死區(qū)時間,一定程度上彌補探測率的損失。暗計數(shù)率小于8kcps,動態(tài)范圍36.12dB,死區(qū)時間可調(diào)范圍0.1μs~204.8μs,功耗2.9mW,在弱光條件下探測率可達100%。最后,在光學(xué)成像儀器配合下,實現(xiàn)了對目標紫外光源的掃描成像。本文研制的紫外單光子探測系統(tǒng)可應(yīng)用于高壓電氣設(shè)備狀態(tài)監(jiān)測,在近地測繪偵察、船舶和飛行器三維數(shù)字視覺等方面也有潛在的應(yīng)用價值。
【學(xué)位單位】:東南大學(xué)
【學(xué)位級別】:碩士
【學(xué)位年份】:2018
【中圖分類】:TN15
【部分圖文】:
(a) 單像素原理圖 (b) 采集數(shù)據(jù)像素尋址輸出方式圖 1-1 32×32 陣列的單像素原理圖和數(shù)據(jù)傳輸方式隨后 Sergio Cova 教授研究團隊又于 2014 年開發(fā)了陣列規(guī)模為 64 32 的光子計數(shù)成像儀,該產(chǎn)品具備光子計數(shù)和光子計時功能,即可以實現(xiàn)成像和測距功能。幀頻為 100kfps,光子探測效率在波長 420nm 處達到最大 50%,動態(tài)范圍達 110dB[26]。圖 1-2 為相機在測距成像中的應(yīng)用,從圖中可以較清晰的分辨出人和周圍環(huán)境。為了提高的圖像精度,可以延長積分時間,即增大曝光時間,收集更多的光子,使得信噪比增大,圖像更清晰[27]。(a) 可見光攝像 (b) 2D 探測成像圖
第五章 芯片測試與結(jié)果分第五章 芯片測試與結(jié)本章主要闡述搭建芯片測試平臺的方法以及測試操作的探測模式(加 APD)兩種模式下,對系統(tǒng)的功能和性能進行題給出改進方向和優(yōu)化策略。.1 測試環(huán)境與平臺1) 芯片封裝自適應(yīng)探測系統(tǒng)芯片的顯微鏡拍照如圖 5-1(a)所示,并圖 5-1(b)所示。
圖 5-1(b)所示。(a) 芯片顯微圖 (b) 封裝完的芯片圖 5-1 自適應(yīng)探測系統(tǒng)芯片根據(jù)芯片設(shè)計需求,采用 Altium Designer 軟件設(shè)計相應(yīng)的測試 PCB 板,如圖 5-2 所示。該 P為兩層,PCB 板上的模擬信號和數(shù)字信號走線需盡量分離,兩者 GND 也需分開,最后采用 0電阻連接在一起,在大面積鋪銅時,模擬地和數(shù)字地兩個地網(wǎng)絡(luò)不會大面積直接相連,使噪聲抑制。為了降低供電電源噪聲,也需要在電源和地之間添加去耦電容。
本文編號:2810037
【學(xué)位單位】:東南大學(xué)
【學(xué)位級別】:碩士
【學(xué)位年份】:2018
【中圖分類】:TN15
【部分圖文】:
(a) 單像素原理圖 (b) 采集數(shù)據(jù)像素尋址輸出方式圖 1-1 32×32 陣列的單像素原理圖和數(shù)據(jù)傳輸方式隨后 Sergio Cova 教授研究團隊又于 2014 年開發(fā)了陣列規(guī)模為 64 32 的光子計數(shù)成像儀,該產(chǎn)品具備光子計數(shù)和光子計時功能,即可以實現(xiàn)成像和測距功能。幀頻為 100kfps,光子探測效率在波長 420nm 處達到最大 50%,動態(tài)范圍達 110dB[26]。圖 1-2 為相機在測距成像中的應(yīng)用,從圖中可以較清晰的分辨出人和周圍環(huán)境。為了提高的圖像精度,可以延長積分時間,即增大曝光時間,收集更多的光子,使得信噪比增大,圖像更清晰[27]。(a) 可見光攝像 (b) 2D 探測成像圖
第五章 芯片測試與結(jié)果分第五章 芯片測試與結(jié)本章主要闡述搭建芯片測試平臺的方法以及測試操作的探測模式(加 APD)兩種模式下,對系統(tǒng)的功能和性能進行題給出改進方向和優(yōu)化策略。.1 測試環(huán)境與平臺1) 芯片封裝自適應(yīng)探測系統(tǒng)芯片的顯微鏡拍照如圖 5-1(a)所示,并圖 5-1(b)所示。
圖 5-1(b)所示。(a) 芯片顯微圖 (b) 封裝完的芯片圖 5-1 自適應(yīng)探測系統(tǒng)芯片根據(jù)芯片設(shè)計需求,采用 Altium Designer 軟件設(shè)計相應(yīng)的測試 PCB 板,如圖 5-2 所示。該 P為兩層,PCB 板上的模擬信號和數(shù)字信號走線需盡量分離,兩者 GND 也需分開,最后采用 0電阻連接在一起,在大面積鋪銅時,模擬地和數(shù)字地兩個地網(wǎng)絡(luò)不會大面積直接相連,使噪聲抑制。為了降低供電電源噪聲,也需要在電源和地之間添加去耦電容。
【參考文獻】
相關(guān)期刊論文 前4條
1 鞠洪偉;張濤;鄭偉波;蔡萍;劉方武;;高壓電網(wǎng)電暈放電實時監(jiān)測系統(tǒng)[J];科學(xué)技術(shù)與工程;2013年22期
2 王憶鋒;余連杰;馬鈺;;日盲單光子紫外探測器的發(fā)展[J];紅外技術(shù);2011年12期
3 寇松峰;陳錢;顧國華;徐偉;;基于APD陣列的單光子計數(shù)成像研究[J];半導(dǎo)體光電;2008年06期
4 艾克聰;;微光夜視技術(shù)的進展與展望[J];應(yīng)用光學(xué);2006年04期
本文編號:2810037
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2810037.html
最近更新
教材專著