【摘要】：隨著集成電路和移動(dòng)終端的迅猛發(fā)展,多媒體時(shí)代下對(duì)消費(fèi)類(lèi)電子產(chǎn)品性能的要求越來(lái)越高。同時(shí)在續(xù)航能力的約束以及用戶體驗(yàn)的要求下,功耗無(wú)疑是芯片設(shè)計(jì)最主要的考慮因素。電壓頻率調(diào)節(jié)(Dynamic Voltage and Frequrncy Scaling, DVFS)技術(shù)和自適應(yīng)電壓調(diào)節(jié)(Adaptive Volttage Scaling, AVS)技術(shù)應(yīng)運(yùn)而生。而傳統(tǒng)AVS技術(shù)調(diào)節(jié)時(shí)間相對(duì)較慢,且單一調(diào)節(jié)模式功耗收益有限。本文設(shè)計(jì)并實(shí)現(xiàn)了DVFS和AVS聯(lián)合調(diào)節(jié)策略及其驗(yàn)證電路,其中DVFS技術(shù)可以實(shí)現(xiàn)相對(duì)較快的電壓頻率切換,聯(lián)合使用DVFS和AVS技術(shù)從兩個(gè)層次上減小性能裕量,因此可以得到更大的功耗收益。其中(1)通過(guò)軟件調(diào)度硬件實(shí)現(xiàn)的方式,由上層調(diào)節(jié)信號(hào)控制電路底層電源選擇電路模塊進(jìn)行電壓快速切換實(shí)現(xiàn)電源電壓粗調(diào)。(2)通過(guò)監(jiān)控與關(guān)鍵路徑延遲最接近的復(fù)制路徑的時(shí)序狀況,實(shí)現(xiàn)自適應(yīng)電源電壓調(diào)節(jié)。此外,為了使AVS調(diào)節(jié)更為準(zhǔn)確,設(shè)計(jì)了硅后自校準(zhǔn)電路,并采用雙元單元替換的方式構(gòu)造了復(fù)制關(guān)鍵路徑,使其與實(shí)際關(guān)鍵路徑盡可能的接近。同時(shí)還設(shè)計(jì)并實(shí)現(xiàn)了AVS控制模塊實(shí)現(xiàn)電源電壓細(xì)調(diào)。本文采用SMIC 40nm CMOS工藝,完成了整個(gè)電路的設(shè)計(jì),同時(shí)搭建了一個(gè)小型系統(tǒng)芯片(System on Chip, SoC)來(lái)驗(yàn)證本文的聯(lián)合調(diào)節(jié)策略,可實(shí)現(xiàn)兩種工作模式,分別為1.1V/250MHz和0.6V/20MHz。通過(guò)HSIM與VCS混合仿真平臺(tái)下的驗(yàn)證,標(biāo)準(zhǔn)電壓1.1V下,在典型情況(TT工藝角、25℃)下工作電壓可降低至0.84V,相比于初始工作電壓(TT工藝角、1.1V、25℃)可以降低28.1%的功耗。低電壓0.6V下,在典型情況(TT工藝角、0.6V、25℃)可以降低24.3%的功耗,達(dá)到了良好的功耗優(yōu)化效果。同時(shí)采用電源選擇電路模塊實(shí)現(xiàn)切換時(shí)可以達(dá)到轉(zhuǎn)換速度為小于600ns,并且轉(zhuǎn)換效率為80%,達(dá)到了快速切換的目的,且AVS調(diào)節(jié)模塊所增加的面積僅為2%,面積代價(jià)小。
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類(lèi)號(hào)】：TN47
【圖文】：

逡逑降低調(diào)頻延遲，Ｌ：Ａ實(shí)現(xiàn)系統(tǒng)性能及功耗的優(yōu)化。其工作原理圖如圖２．４所示。逡逑ｒ￣７］邐Ｉ邋Ｊ］逡逑任務(wù)系巧鬧邋邐邐Ｉ任務(wù)負(fù)載逡逑＂信息邐ＣＰＵ信總逡逑＼＿邐Ｖ邐Ｉ邋＿邋Ｖ邋Ｕ逡逑計(jì)ex器法巧R%逡逑無(wú)關(guān)系統(tǒng)調(diào)用逡逑＾邐灥介段逡逑相似度法識(shí)別逡逑義鍵系巧調(diào)用逡逑－廣－逡逑構(gòu)建任務(wù)特征逡逑庫(kù)逡逑Ｉ邐應(yīng)用階段逡逑任務(wù)系統(tǒng)調(diào)邋＿＿＿尋找特征＿＾邐ＴＣＤＶＦＳ逡逑用信息邐岸逡逑Ｉ邐ｙ逡逑圖２．４基于任務(wù)行為分析的ＤＶＦＳ工作原理同逡逑硬件監(jiān)控方式：文獻(xiàn)［１９］提出了一種基于監(jiān)測(cè)總線的ＰＭＵ模塊，用來(lái)有效估計(jì)芯片的功耗。逡逑普遍的ＰＭＵ模塊都是監(jiān)控片上內(nèi)核或者氋速緩存，而基于監(jiān)測(cè)片上總線（Ｏｎ－Ｃｈｉｐ邋Ｂｕｓ，ＯＣＢ）的逡逑ＰＭＵ可Ｗ更直接地接收片上和片外功能部分的活動(dòng)信息

5OCBPMU結(jié)構(gòu)

低也比巧多。逡逑為了克服ＰＬＬ模塊頻率調(diào)節(jié)相對(duì)緩慢的缺點(diǎn)，文獻(xiàn)口２］通過(guò)設(shè)計(jì)片內(nèi)的時(shí)鐘產(chǎn)生模塊進(jìn)行工作逡逑頻率切換調(diào)整，該模塊可Ｗ實(shí)現(xiàn)二分頻內(nèi)的任意分頻。結(jié)構(gòu)如圖２．６所示，其中包含如下模塊：相逡逑位時(shí)鐘發(fā)生（Ｐｈａｓｅ邋Ｃｌｏｃｋ邋Ｇｅｎｅｒａ化）模塊、時(shí)鐘挑選（Ｃｌｏｃｋ邋Ｐｉｃｋｅｒ）模塊和選擇控制（Ｓｅｌｅｃｔ邋Ｃｏｎｔｒｏｌ）逡逑模塊。其中相位時(shí)鐘生產(chǎn)模塊的作用是產(chǎn)生相位相互偏移的多相位時(shí)鐘，為后續(xù)時(shí)鐘挑選模塊挑選逡逑時(shí)鐘產(chǎn)生拉伸時(shí)鐘所用。時(shí)鐘挑選模塊，其功能相當(dāng)于一個(gè)多位的選巧器（Ｍｕｘ），通過(guò)挑選偏移時(shí)逡逑鐘產(chǎn)生拉伸時(shí)鐘。選擇控剌模塊，是時(shí)鐘拉伸的核屯、，產(chǎn)生控制時(shí)鐘挑選模塊的控制信號(hào)，根據(jù)需逡逑要的時(shí)鐘拉伸幅度選擇不同的相位時(shí)鐘。逡逑ｐｙ邋Ｔ邐Ｃ邐相位時(shí)鐘生成模塊逡逑ｃｌｏｃｋ］逡逑邐Ｑ．邋０■邋邐Ｓ：邐ｒＱ邐可逡逑／■邐巧邋ｉ［３９邋冷二１邐ｅ邐巧－、＼逡逑控制橫塊邐Ｉ逡逑編碼器邐９邋９邋ｗ邋９邐＾逡逑Ｓｌｏｗ邐）邋Ｉ邐Ｊ邐Ｉ邋Ｌ，邐Ｉ逡逑Ｓｔｅｐ邐＾〉計(jì)數(shù)器邋－－邐時(shí)鐘挑模塊逡逑Ｉ＇ｂＯ——ｐｉ逡逑ｇａｔｅ＿ｃｌｏｃｋ邐Ｏｕｔ＿ｃｌｏｃｋ邋）逡逑圖２．６時(shí)鐘拉伸電路結(jié)構(gòu)逡逑由于受到管腳信號(hào)傳輸速度及通信協(xié)議傳輸速率的限制，通常情況下由片外電源管理模塊進(jìn)逡逑行可變電壓域的供電電源的調(diào)整，如ＤＣ／ＤＣ模塊ＰＳＩ，這種情況下調(diào)劑而通常都是相對(duì)緩慢地的。文逡逑獻(xiàn)口４］采用了直接監(jiān)測(cè)電源網(wǎng)格的方式

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 陳云;賈剛勇;李曦;張海鵬;;基于任務(wù)行為分析的DVFS機(jī)制[J];計(jì)算機(jī)系統(tǒng)應(yīng)用;2013年10期

相關(guān)會(huì)議論文 前1條

1 王志強(qiáng);馬卓;謝倫國(guó);張少華;;低功耗設(shè)計(jì)中電源開(kāi)關(guān)單元的優(yōu)化組織方法[A];第十七屆計(jì)算機(jī)工程與工藝年會(huì)暨第三屆微處理器技術(shù)論壇論文集（上冊(cè)）[C];2013年

相關(guān)博士學(xué)位論文 前1條

1 李揚(yáng);超大規(guī)模集成電路老化與內(nèi)建自測(cè)試研究[D];合肥工業(yè)大學(xué);2013年

本文編號(hào)：2797001