【摘要】：流水線型模數(shù)轉(zhuǎn)換器(Pipelined Analog-to-Digital Converter,Pipelined ADC)在速度和精度之間具有合理的折中,已被廣泛地應(yīng)用于通信、軍工等領(lǐng)域。采樣保持電路(Sample and Hold Circuit,S/H)作為Pipelined ADC的第一級(jí)電路,直接決定了ADC的性能。因此,研究高速高精度的采樣保持電路具有重要的意義。基于此,本文采用SMIC 0.18μm CMOS工藝設(shè)計(jì)了一種用于14 bit 100 MS/s流水線型ADC的采樣保持電路。本文的主要工作體現(xiàn)為以下幾個(gè)方面:首先,在分析采樣保持電路的基本原理和基本結(jié)構(gòu)的基礎(chǔ)上,對(duì)比了兩種不同的采樣保持電路結(jié)構(gòu)。然后,詳細(xì)介紹和分析了采樣保持電路的時(shí)域和頻域特性以及其誤差源。為了減小噪聲和降低運(yùn)放設(shè)計(jì)難度,本文采用了電容翻轉(zhuǎn)型采樣保持電路。其次,本文采用了V_(BE)線性化補(bǔ)償和分段線性補(bǔ)償技術(shù),設(shè)計(jì)了一種用于采樣保持電路的具有低溫度系數(shù)的高階溫度補(bǔ)償帶隙基準(zhǔn)電路。相較于傳統(tǒng)的一階帶隙基準(zhǔn)電路,本文設(shè)計(jì)的帶隙基準(zhǔn)電路獲得了較低的溫度系數(shù)和較好的線性調(diào)整率。仿真結(jié)果顯示,在-55°C到125°C的溫度范圍內(nèi),本文所設(shè)計(jì)的帶隙基準(zhǔn)電路的溫度系數(shù)僅為0.65 ppm/°C。第三,在分析運(yùn)算放大器的基本原理和性能指標(biāo)的基礎(chǔ)上,設(shè)計(jì)了一種用于采樣保持電路的高性能全差分增益自舉運(yùn)算放大器。為了優(yōu)化共模反饋電路的精度和穩(wěn)定性,本文對(duì)傳統(tǒng)的連續(xù)時(shí)間共模反饋電路進(jìn)行了改進(jìn)。綜合考慮采樣保持電路的噪聲、功耗以及版圖面積等因素,計(jì)算并選取了合適的采樣電容。同時(shí),設(shè)計(jì)了一種柵壓自舉開(kāi)關(guān)、兩相非交疊時(shí)鐘的產(chǎn)生電路。最后,基于所設(shè)計(jì)的功能模塊,設(shè)計(jì)了一種采樣保持電路,并進(jìn)行仿真驗(yàn)證。仿真結(jié)果顯示,所設(shè)計(jì)的采樣保持電路的無(wú)雜散動(dòng)態(tài)范圍(Spurious Free Dynamic Range,SFDR)為89.9 dB,信號(hào)噪聲失真比(Signal-to-Noise-and-Distortion Ratio,SNDR)為76.8 dB,有效位數(shù)(Effective Number of Bits,ENOB)為12.47 bit。
【學(xué)位授予單位】：重慶郵電大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類(lèi)號(hào)】：TN792
【圖文】：

圖 2.8 采樣保持電路輸入輸出信號(hào)圖示間(Acquisition time,ACt )指的是當(dāng)采樣保持電路從保持階電壓開(kāi)始跟隨輸入電壓，并達(dá)到誤差范圍內(nèi)所需要的最小樣精度，但對(duì)采樣頻率的提高有影響。間(Aperture time,APt )指的是從保持指令發(fā)出瞬間到開(kāi)關(guān)式建立時(shí)間(Hold mode Settling time,STt )指的是從保持周精度所花費(fèi)的時(shí)間。保持電路處于保持階段時(shí)，由于漏電流的影響，保持電壓值用平臺(tái)下降率(Droop Rate)來(lái)表示：DSIDRC

圖 2.9 經(jīng)脈沖序列采樣后信號(hào)的時(shí)域波形.9 所示的采樣波形，有：( ) ( ) .( )ny t x t t nT 狄拉克 函數(shù)， x ( t )為輸入模擬信號(hào)， y ( t )為采樣后)為采樣函數(shù)。進(jìn)行傅里葉變換，得：( ) ( )1*nnY f X f fT T Y ( f )為 的 傅 里 葉 變 換 ， X ( f )為 的 傅/)f T n 為 ( )nt nT 的傅里葉變換。

15圖 2.10 經(jīng)脈沖序列采樣后信號(hào)的頻域波形實(shí)際上，采樣電路的輸出波形并不是如圖2.10所示的一連串脈沖。通常情況下，在保持階段開(kāi)始時(shí)，采樣信號(hào)將一直被保持，直到進(jìn)入下一次采樣階段時(shí)，采樣信號(hào)才發(fā)生改變，圖 2.11 為實(shí)際采樣電路的輸出。圖 2.11 實(shí)際采樣電路的輸出波形對(duì)于采樣保持信號(hào)，它的時(shí)域表達(dá)式為采樣信號(hào)與方波信號(hào)的卷積：( ) ( ) ( )1y x . *2ntt t t nTT (2.15)其中，12tT 為方波信號(hào)。當(dāng)0 t T時(shí)，112tT ；當(dāng) t 0或t T 時(shí)，102tT 。方波的頻域表達(dá)式為sin ( x )/x

【參考文獻(xiàn)】

相關(guān)期刊論文 前6條

1 景鑫;莊奕琪;湯華蓮;張麗;杜永乾;;一種新型雙通道MOS開(kāi)關(guān)柵壓自舉電路[J];西安電子科技大學(xué)學(xué)報(bào);2014年03期

2 周述濤;肖坤光;王育新;徐鳴遠(yuǎn);朱粲;;一種用于高速14位A/D轉(zhuǎn)換器的采樣/保持電路[J];微電子學(xué);2009年03期

3 金杰;王松林;來(lái)新泉;曲玲玲;;共模反饋環(huán)路穩(wěn)定性分析及電路設(shè)計(jì)[J];電子元器件應(yīng)用;2009年02期

4 潘星;王永祿;裴金亮;;一種高性能采樣/保持電路的設(shè)計(jì)[J];微電子學(xué);2008年03期

5 陳殿玉;豈飛濤;秦世才;;一種提高共模反饋穩(wěn)定性的新方法[J];南開(kāi)大學(xué)學(xué)報(bào)(自然科學(xué)版);2007年02期

6 孫艷,吳建輝,陸生禮,袁文師;一種動(dòng)態(tài)開(kāi)關(guān)電容運(yùn)算放大器共模負(fù)反饋電路[J];電路與系統(tǒng)學(xué)報(bào);2004年01期

相關(guān)碩士學(xué)位論文 前10條

1 楊龍;16位高速流水線ADC中采樣保持電路的研究與設(shè)計(jì)[D];中國(guó)航天科技集團(tuán)公司第一研究院;2016年

2 薛金煒;14bit 250MS/s流水線ADC中采樣保持電路的設(shè)計(jì)[D];東南大學(xué);2015年

3 魏偉;一種16位100MSPS CMOS流水線式模數(shù)轉(zhuǎn)換器[D];西安電子科技大學(xué);2013年

4 付大偉;高速高精度模數(shù)轉(zhuǎn)換器中采樣保持電路的研究和設(shè)計(jì)[D];浙江大學(xué);2012年

5 林少波;高精度高電源電壓抑制比CMOS帶隙基準(zhǔn)源設(shè)計(jì)[D];西安電子科技大學(xué);2012年

6 廖旺;應(yīng)用于流水線ADC中的全差分運(yùn)算放大器[D];電子科技大學(xué);2010年

7 張勇;基于流水型ADC的真隨機(jī)數(shù)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)[D];哈爾濱工業(yè)大學(xué);2009年

8 錢(qián)文榮;低功耗高速流水線模數(shù)轉(zhuǎn)換器的研究與設(shè)計(jì)[D];上海交通大學(xué);2008年

9 唐重林;甚低功耗SAR ADC的結(jié)構(gòu)設(shè)計(jì)與控制技術(shù)[D];西安電子科技大學(xué);2008年

10 周琦;集成溫度傳感器的設(shè)計(jì)[D];西安電子科技大學(xué);2007年

本文編號(hào)：2790764