【摘要】：憶阻器是一種具有記憶特性的非線性電路元件,其具有納米級(jí)尺寸、非易失性、阻值可變等特性,被稱為“第四種基本電路元器件”。憶阻器的阻值能夠在高阻態(tài)和低阻態(tài)之間轉(zhuǎn)變,這種高低阻態(tài)能夠用來模擬傳統(tǒng)CMOS晶體管的開關(guān)狀態(tài),構(gòu)建憶阻器邏輯電路,替代晶體管實(shí)現(xiàn)邏輯運(yùn)算,使憶阻器在邏輯電路和信息存儲(chǔ)等方面有著巨大的應(yīng)用潛能。本文的工作具體可以分為以下四個(gè)部分:首先,本文對(duì)經(jīng)典惠普憶阻器模型展開討論,通過惠普憶阻器模型的數(shù)學(xué)表達(dá)式分析了磁通量#、電荷q和電流i這三個(gè)變量之間的關(guān)系,通過Matlab數(shù)值仿真和SPICE電路模擬,驗(yàn)證了惠普憶阻器特性。接著介紹了一種更加精確的憶阻器模型—Simmons隧道結(jié)模型,但其數(shù)學(xué)式過于繁瑣,于是引入電壓閾值自適應(yīng)憶阻器(VTEAM)模型,通過實(shí)驗(yàn)仿真證明了 VTEAM模型與實(shí)際憶阻器更為貼近,通用性更好。然后介紹了現(xiàn)有的三種憶阻器邏輯電路,分別是MRL(Memristor Ratioed Logic)電路,MAD Gates(Memristor As Drivers Gates)邏輯電路和蘊(yùn)含(IMPLY)邏輯電路。通過數(shù)學(xué)公式推論以及電路模擬,驗(yàn)證了每一種電路的有效性。同時(shí),通過實(shí)驗(yàn)分析也發(fā)現(xiàn)每一種電路都有其自身相應(yīng)的不足之處:MRL邏輯電路功能單一;MADGates電路以憶阻器的阻值作為電路的輸入輸出,在每一次操作之前需要初始化,級(jí)聯(lián)特性一般;蘊(yùn)含邏輯電路實(shí)現(xiàn)每一種邏輯功能需要的操作步驟較多,使得電路時(shí)延增大。其次,設(shè)計(jì)了一種憶阻器與CMOS混合邏輯電路,能夠在同一電路中同時(shí)實(shí)現(xiàn)AND-OR-XOR-XNOR四種基邏輯功能。相較于MAD Gates,MRL,IMPLY邏輯電路,憶阻器數(shù)量和功耗均有大幅降低,電路性能更優(yōu),電路效率大幅提高。根據(jù)文章中提出的通用邏輯電路構(gòu)建了一種新的全加電路及二值圖像加密電路,相比于幾種經(jīng)典的憶阻邏輯,本文設(shè)計(jì)的加法電路只需要更少的元器件就能夠?qū)崿F(xiàn)同樣的功能。本文設(shè)計(jì)的二值圖像加密電路能夠用兩種不同的加密方式實(shí)現(xiàn)圖像加密,密鑰與電路相互獨(dú)立,提高了加密結(jié)果的可靠性。最后,根據(jù)憶阻器的非易失特性和阻值可變特性,我們構(gòu)建了一種基于憶阻器的即時(shí)存儲(chǔ)結(jié)構(gòu)。通過電路實(shí)驗(yàn)仿真,證明了不論存儲(chǔ)器處于何種狀態(tài),該電路都能夠即時(shí)對(duì)信息進(jìn)行有效的存儲(chǔ),在此基礎(chǔ)之上構(gòu)建了大規(guī)模的存儲(chǔ)陣列,使得信息可以被即時(shí)存儲(chǔ),長期保存。
【學(xué)位授予單位】：西南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2019
【分類號(hào)】：TN60;TN70
【圖文】：

專用內(nèi)核邐海量內(nèi)存池逡逑圖１．３惠普實(shí)驗(yàn)室“Ｔｈｅ邋ｍａｃｈｉｎｅ”核心結(jié)構(gòu)示意圖，其中憶阻器作為通用存儲(chǔ)設(shè)備逡逑自從惠普實(shí)驗(yàn)室宣布成功研制憶阻器以來，憶阻器受到了越來越多的研究學(xué)逡逑者的關(guān)注。除惠普憶阻器模型外，日本，美國等硬件廠商也相繼推出各自的憶阻器逡逑交叉陣列［４，５］。國內(nèi)外各大高校的研宄人員也相繼投入到憶阻器的研宄熱潮中。除逡逑惠普憶阻器模型以外，各種憶阻器模型也相繼被提出，這其中，非線性離子遷移模逡逑型，自旋憶阻器模型％邋Ｓｉｍｍｏｎｓ隧道結(jié)模型％閾值自適應(yīng)憶阻器模型（ＴＥＡＭ）［８］，逡逑電壓閾值自適應(yīng)憶阻器模型（ＶＴＥＡＭ）［９］這幾種憶阻器模型被研究學(xué)者廣泛的應(yīng)用。逡逑基于這些憶阻器模型，國內(nèi)外的研宄團(tuán)隊(duì)展開了一些基礎(chǔ)理論和應(yīng)用的研宄。其中逡逑國外主要包括了密歇根大學(xué)團(tuán)隊(duì)［１Ｑ，１１］，杜克大學(xué)陳怡然教授團(tuán)隊(duì)［６，１２］，加州大學(xué)伯逡逑克利分校團(tuán)隊(duì)［１

多層結(jié)構(gòu)邐類腦計(jì)算結(jié)構(gòu)逡逑圖１．２憶阻器交叉陣列結(jié)構(gòu)及類腦計(jì)算結(jié)構(gòu)逡逑２０１４年６月，美國惠普公司發(fā)布了全新一代的計(jì)算機(jī)架構(gòu)，以憶阻器作為其逡逑全新架構(gòu)的核心器件，并且將這種全新的架構(gòu)命名為“Ｔｈｅ邋Ｍａｃｈｉｎｅ”。憶阻器具有逡逑非易失特性，在掉電之后能夠保證存儲(chǔ)的信息不丟失，因此，“Ｔｈｅ邋Ｍａｃｈｉｎｅ”具有逡逑同樣的優(yōu)點(diǎn)，并且能夠進(jìn)一步優(yōu)化能耗。這種全新的架構(gòu)存儲(chǔ)速度快，并且功耗低，逡逑在新型存儲(chǔ)研究領(lǐng)域有著巨大的應(yīng)用潛能。逡逑１＾３邋｜｜＾邋丨間邋｜＾｜邐（８＾逡逑｜｜ｇｊ邋｜ｎ＾｜邐｜｜＾Ｊ邐（３＾逡逑獻(xiàn)電心片逡逑專用內(nèi)核邐海量內(nèi)存池逡逑圖１．３惠普實(shí)驗(yàn)室“Ｔｈｅ邋ｍａｃｈｉｎｅ”核心結(jié)構(gòu)示意圖，其中憶阻器作為通用存儲(chǔ)設(shè)備逡逑自從惠普實(shí)驗(yàn)室宣布成功研制憶阻器以來，憶阻器受到了越來越多的研究學(xué)逡逑者的關(guān)注。除惠普憶阻器模型外，日本，美國等硬件廠商也相繼推出各自的憶阻器逡逑交叉陣列［４

為其在邏輯存儲(chǔ)及運(yùn)算中的應(yīng)用提供了理論依據(jù)。逡逑２．１惠普憶阻器逡逑惠普憶阻器模型是由美國惠普實(shí)驗(yàn)室于２００８年首次提出［２＿３］。根據(jù)圖２．１可知，逡逑憶阻器的物理模型是由一個(gè)二氧化鈦層和一個(gè)夾雜氧氣空位的二氧化鈦層被夾在逡逑兩片柏金電極中所構(gòu)成的。純凈的二氧化鈦層是高阻的，而氧氣空位使得二氧化鈦逡逑材料具有導(dǎo)電性。當(dāng)電流朝著一個(gè)方向流過設(shè)備時(shí)，邊界在兩種材料之間移動(dòng)，導(dǎo)逡逑致了摻雜區(qū)的電導(dǎo)率增加。其結(jié)果就是使得設(shè)備的總的電阻減小。當(dāng)電流往反方向逡逑流動(dòng)時(shí)，絕緣的二氧化鈦的數(shù)量增加且電阻也增加。當(dāng)電流停止時(shí)，氧氣空位區(qū)停逡逑止移動(dòng)，設(shè)備的阻值保持在最后的時(shí)刻的狀態(tài)。在這種情況下，兩層之間的邊界保逡逑持不動(dòng)。換言之，憶阻器記下了有多少電流流過。逡逑＾邐￣７逡逑Ｐｔ邐Ｊ逡逑邐邐ｎ——Ｋ邐Ｄ逡逑Ｔｉ0２邐邐邋＾＾逡逑．—Ｐｔ邋ｉ—［邐ｎｐｔ逡逑Ｔｉ0２－ｘ邐Ｄ0ｐｅ（｜邋（邋Ｕｎｄｏｐｅｄ邋邐逡逑－ｎｘ邐－ｖ＂逡逑圖２．１惠普實(shí)驗(yàn)室憶阻器模型逡逑２．１．１惠普憶阻器的數(shù)學(xué)模型逡逑惠普憶阻器數(shù)學(xué)模型如下：逡逑Ｍ（ｔ）邋＝邋Ｒｏｆｆ＋（Ｒｏｎ－Ｒｏｆｆ）＾邐（２．１）逡逑其中Ｍ⑷記為憶阻值，尺＃和及。？是憶阻器電阻的極限值；是含有氧氣空逡逑位二氧化鈦層厚度的變化率，而Ｄ是薄膜的厚度。尺＃是當(dāng)《（0邋＝邋０時(shí)憶阻器的阻逡逑值

【參考文獻(xiàn)】

相關(guān)期刊論文 前3條

1 董哲康;段書凱;胡小方;王麗丹;;兩類納米級(jí)非線性憶阻器模型及串并聯(lián)研究[J];物理學(xué)報(bào);2014年12期

2 段書凱;胡小方;王麗丹;李傳東;MAZUMDER Pinaki;;憶阻器阻變隨機(jī)存取存儲(chǔ)器及其在信息存儲(chǔ)中的應(yīng)用[J];中國科學(xué):信息科學(xué);2012年06期

3 胡小方;段書凱;王麗丹;廖曉峰;;憶阻器交叉陣列及在圖像處理中的應(yīng)用[J];中國科學(xué):信息科學(xué);2011年04期

本文編號(hào)：2789786