基于SCR結(jié)構(gòu)的強(qiáng)魯棒性ESD防護(hù)單元研究與設(shè)計(jì)
發(fā)布時(shí)間:2020-08-03 18:35
【摘要】:靜電釋放(Electro-Static discharge,簡(jiǎn)稱(chēng)ESD)是指電荷在兩個(gè)電勢(shì)不等的物體之間轉(zhuǎn)移的物理現(xiàn)象,它存在于人們?nèi)粘9ぷ魃畹娜我猸h(huán)節(jié)。ESD產(chǎn)生的方式有很多種,如接觸、摩擦、電磁感應(yīng)等,其特點(diǎn)包括:低電量、高電壓、短時(shí)性等等。ESD現(xiàn)象在集成電路(integrated circuit,簡(jiǎn)稱(chēng)IC)制造、運(yùn)輸以及使用過(guò)程中時(shí)常發(fā)生,任何人員和設(shè)備都可能與IC發(fā)生ESD事件,是導(dǎo)致IC芯片損壞或失效的重要原因之一。早期集成電路的特征尺寸較大,對(duì)ESD并不敏感,因此ESD防護(hù)沒(méi)有受到廣泛關(guān)注。隨著集成電路制造工藝的發(fā)展,IC的特征尺寸不斷減小,這使IC的集成度更高、運(yùn)算更快、功耗更低,但也使芯片對(duì)ESD事件更加敏感。常用的ESD防護(hù)器件有diode、BJT、MOSFET和可控硅整流器(Silicon Controlled Rectifier,簡(jiǎn)稱(chēng)SCR)。SCR結(jié)構(gòu)是目前已知的ESD保護(hù)器件中表現(xiàn)最優(yōu)異的一類(lèi),當(dāng)它導(dǎo)通工作泄放ESD電流時(shí),其內(nèi)部固有的PNP與NPN管將相互提供基區(qū)電流并形成正反饋,因此SCR具有比其他ESD防護(hù)器件更高的電流泄放能力。換句話(huà)說(shuō),SCR結(jié)構(gòu)可以在相同版圖面積下泄放更大的ESD電流。但也正是因?yàn)镾CR器件結(jié)構(gòu)強(qiáng)的正反饋效應(yīng),導(dǎo)致其在觸發(fā)開(kāi)啟后將發(fā)生明顯的snapback現(xiàn)象。如果直接將傳統(tǒng)SCR器件應(yīng)用在電源管腳,則會(huì)引起嚴(yán)重的Latchup效應(yīng),導(dǎo)致電源電壓被SCR鉗位。因此如果要想充分發(fā)揮SCR結(jié)構(gòu)的優(yōu)勢(shì),就必須對(duì)SCR進(jìn)行改進(jìn),做到揚(yáng)長(zhǎng)避短。本文針對(duì)傳統(tǒng)SCR結(jié)構(gòu)Latch-up問(wèn)題進(jìn)行研究,提出多個(gè)基于SCR結(jié)構(gòu)的新器件,使得所提出的SCR防護(hù)單元可以直接應(yīng)用在電源或I/O口上。在介紹新器件結(jié)構(gòu)之前,本文先介紹了傳統(tǒng)ESD防護(hù)器件的IV特性,再通過(guò)仿真研究SCR結(jié)構(gòu)中各參數(shù)對(duì)IV特性的影響,為后續(xù)的設(shè)計(jì)提供仿真依據(jù)�;诟呔S持電壓ESD設(shè)計(jì)窗口,本文提出具有top層的SCR結(jié)構(gòu)和具有zp注入的高維持電壓SCR器件;基于高維持電流ESD設(shè)計(jì)窗口,本文提出具有zn注入的雙向高維持電流SCR器件。利用TCAD仿真軟件對(duì)所提出的器件進(jìn)行器件仿真,驗(yàn)證其基本IV特性;再對(duì)所提器件進(jìn)行電路混合仿真,驗(yàn)證其抗閂鎖能力。基于國(guó)內(nèi)某6寸0.5μm的BCD工藝,實(shí)驗(yàn)得到強(qiáng)魯棒性的具有zp注入的高維持電壓SCR器件,并對(duì)該新器件進(jìn)行測(cè)試與分析。
【學(xué)位授予單位】:電子科技大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2019
【分類(lèi)號(hào)】:TM46;TN40
【圖文】:
美國(guó)國(guó)家半導(dǎo)體對(duì)IC失效的統(tǒng)計(jì)
基于PSCR和NSCR設(shè)計(jì)的RC觸發(fā)片上ESD防護(hù)電路
PSCR與NSCR剖面示意圖
本文編號(hào):2780036
【學(xué)位授予單位】:電子科技大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2019
【分類(lèi)號(hào)】:TM46;TN40
【圖文】:
美國(guó)國(guó)家半導(dǎo)體對(duì)IC失效的統(tǒng)計(jì)
基于PSCR和NSCR設(shè)計(jì)的RC觸發(fā)片上ESD防護(hù)電路
PSCR與NSCR剖面示意圖
【參考文獻(xiàn)】
相關(guān)期刊論文 前1條
1 祁樹(shù)鋒;楊潔;劉紅兵;巨楷如;劉尚合;;ESD對(duì)微電子器件造成潛在性失效的研究綜述[J];軍械工程學(xué)院學(xué)報(bào);2006年05期
相關(guān)博士學(xué)位論文 前1條
1 梁海蓮;集成電路高壓ESD防護(hù)器件的研究[D];江南大學(xué);2014年
相關(guān)碩士學(xué)位論文 前5條
1 馬藝珂;集成電路ESD防護(hù)器件開(kāi)啟速度及溫度特性的研究[D];江南大學(xué);2018年
2 馬金榮;襯底觸發(fā)SCR-LDMOS堆疊結(jié)構(gòu)的高壓ESD特性研究[D];電子科技大學(xué);2015年
3 苗萌;ESD防護(hù)設(shè)計(jì)的若干問(wèn)題研究[D];浙江大學(xué);2012年
4 宋曉春;CMOS集成電路ESD保護(hù)研究[D];電子科技大學(xué);2009年
5 王俊濤;人體ESD模擬器的研究[D];北京郵電大學(xué);2008年
本文編號(hào):2780036
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2780036.html
最近更新
教材專(zhuān)著