FINFET器件特性與NBTI效應(yīng)研究
【學(xué)位授予單位】:西安電子科技大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2018
【分類號】:TN386
【圖文】:
3、類似平面結(jié)構(gòu)。4、與 CMOS 工藝無兼容障礙。5、雙柵自對準(zhǔn)并和源漏自對準(zhǔn),MOS 器件的性能被大大的提高了。針對于以上幾點(diǎn)研究 FINFET成為了當(dāng)下的熱點(diǎn)。Intel 的 22nm FINFET 技術(shù)已經(jīng)實(shí)現(xiàn)量產(chǎn) FINFET 能夠有效抑制小尺寸效應(yīng),理想的亞閾特性[8]。同時(shí)由于溝道輕摻雜或者不摻雜,減小了載流子的庫侖散而獲得更高的載流子遷移率。輕摻雜使得界面附近的電場強(qiáng)度減小,能夠減小表射和柵極隧穿。同時(shí)輕摻雜使得隨機(jī)摻雜波動(dòng)的影響減小,能夠減少閾值電壓和電流的波動(dòng)。由于柵對溝道的很強(qiáng)的耦合作用,整個(gè)溝道的電勢都跟隨柵極電壓,器件導(dǎo)通時(shí),溝道整體反型[9]。理想亞閾特性提高了器件的關(guān)態(tài)特性,降低關(guān)流。圖 1.1 為英特爾的 FinFET 相對傳統(tǒng) MOSFET 的亞閾值擺幅S 的改進(jìn)。可以看INFET 具有更小的亞閾值擺幅S,在一個(gè)給定的工作電壓下,具有更低的門延遲[10 1V 的電壓下,英特爾 22nm FinFET器件在比其 32nm 傳統(tǒng) MOSFET 快 18%,.7V 的電壓下,英特爾 22nm FinFET器件在比其 32nm 傳統(tǒng) MOSFET 快 37%。
的科研團(tuán)研發(fā)的獨(dú)特 FinFET 結(jié)構(gòu)掀起一段熱潮,主要是因?yàn)槠溆行У叵拗贫虦系佬?yīng),如圖 1.2 為典型的雙柵 SOI FinFET 器件。圖1.2 普通的平面 SOI MOSFET 結(jié)構(gòu)FINFET 的最大優(yōu)勢在于其雙柵或者是三柵等立體結(jié)構(gòu)增加了柵極對溝道的控制面積,使得柵對溝道的控制能力大大增強(qiáng), 從而可以有效的抑制短溝道效應(yīng),并且可以減小亞閾值漏電流。同時(shí),F(xiàn)INFET 的導(dǎo)電溝道一般都是輕度摻雜或者是不摻雜的。因此,它可以降低雜質(zhì)離子和離散的摻雜原子的散射作用。同重參雜的平面器件相比,其溝道內(nèi)載流子的遷移率會(huì)大大提高。圖1.3 典型的雙柵 SOI FINFET 器件
因此,它可以降低雜質(zhì)離子和離散的摻雜原子的散射作用。同重參雜的平面器件相比,其溝道內(nèi)載流子的遷移率會(huì)大大提高。圖1.3 典型的雙柵 SOI FINFET 器件
【相似文獻(xiàn)】
相關(guān)期刊論文 前10條
1 張姚;易茂祥;王可可;吳清焐;丁力;梁華國;;一種降低電路泄漏功耗的多閾值電壓方法[J];微電子學(xué);2018年06期
2 張永歡;姜巖峰;;近閾值電壓電路研究進(jìn)展[J];微電子學(xué);2016年01期
3 楊慧;郭宇鋒;洪洋;;納米器件閾值電壓提取方法[J];功能材料與器件學(xué)報(bào);2014年01期
4 陳裕權(quán);;采用非極性面提高FET的閾值電壓[J];半導(dǎo)體信息;2009年04期
5 肖志強(qiáng);低閾值電壓控制技術(shù)[J];微電子技術(shù);1997年03期
6 T.Egawa;朱幗才;;GaAsMESFET的閾值電壓和位錯(cuò)間的微觀關(guān)系對退火方法的依賴性[J];半導(dǎo)體情報(bào);1987年04期
7 ;第八期內(nèi)容預(yù)告[J];微電子學(xué)與計(jì)算機(jī);1988年05期
8 ;內(nèi)容預(yù)告[J];微電子學(xué)與計(jì)算機(jī);1988年07期
9 鄭養(yǎng)抏;方申慶;陳學(xué)良;楊華麗;;E/D MOSFET閾值電壓的調(diào)節(jié)和控制[J];微電子學(xué)與計(jì)算機(jī);1988年08期
10 王方,孫龍杰,黃敞,吾勤之,張玲珊;短溝道MOSFET閾值電壓輻照增強(qiáng)漂移效應(yīng)[J];微電子學(xué);1988年06期
相關(guān)會(huì)議論文 前10條
1 張洪濤;郭雪峰;;界面修飾功能化有機(jī)場效應(yīng)晶體管[A];2011中國材料研討會(huì)論文摘要集[C];2011年
2 熊俊峰;劉祥遠(yuǎn);郭陽;;基于多閾值電壓技術(shù)的功耗優(yōu)化方法研究[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年
3 程珍娟;張波;鄭儒富;王少軍;;高性能欠壓鎖定電路的設(shè)計(jì)[A];四川省電子學(xué)會(huì)半導(dǎo)體與集成技術(shù)專委會(huì)2006年度學(xué)術(shù)年會(huì)論文集[C];2006年
4 郭云龍;狄重安;于貴;劉云圻;;薄膜微結(jié)構(gòu)對有機(jī)光晶體管閾值電壓的影響[A];全國第八屆有機(jī)固體電子過程暨華人有機(jī)光電功能材料學(xué)術(shù)討論會(huì)摘要集[C];2010年
5 黃新林;竇建華;;基于自適應(yīng)體偏壓技術(shù)的低功耗研究[A];全國第20屆計(jì)算機(jī)技術(shù)與應(yīng)用學(xué)術(shù)會(huì)議(CACIS·2009)暨全國第1屆安全關(guān)鍵技術(shù)與應(yīng)用學(xué)術(shù)會(huì)議論文集(下冊)[C];2009年
6 李誼;劉琪;王立偉;王喜章;胡征;;具有高遷移率及低閾值電壓特征的并五苯薄膜場效應(yīng)晶體管的制備[A];中國化學(xué)會(huì)第28屆學(xué)術(shù)年會(huì)第5分會(huì)場摘要集[C];2012年
7 錢家駿;王占國;萬壽科;林蘭英;;退火直拉硅中小于10nm的微缺陷[A];第五次全國電子顯微學(xué)會(huì)議論文摘要集[C];1988年
8 張國和;蔡豪剛;邵志標(biāo);;LOCOS隔離MOSFET/SOI埋氧界面的應(yīng)力研究[A];第十六屆全國半導(dǎo)體物理學(xué)術(shù)會(huì)議論文摘要集[C];2007年
9 陳華華;沈繼忠;;采用并聯(lián)開關(guān)的三值ECL電路設(shè)計(jì)[A];西部大開發(fā) 科教先行與可持續(xù)發(fā)展——中國科協(xié)2000年學(xué)術(shù)年會(huì)文集[C];2000年
10 顏柏寒;童浩;錢航;繆向水;;基于GeTe薄膜的閾值電壓可調(diào)制的相變異質(zhì)結(jié)[A];TFC'15全國薄膜技術(shù)學(xué)術(shù)研討會(huì)論文摘要集[C];2015年
相關(guān)重要報(bào)紙文章 前3條
1 山西 楊德印;ZD-001C型水位控制器電路再剖析[N];電子報(bào);2007年
2 貴州 周建 編譯;增加電壓/頻率變換器的功能[N];電子報(bào);2014年
3 成都 史為 編譯;基于MOSFET的焦耳小偷電路[N];電子報(bào);2015年
相關(guān)博士學(xué)位論文 前10條
1 朱朝嵩;GaAs閾值電壓均勻性與測試系統(tǒng)的研究[D];中國科學(xué)院研究生院(上海微系統(tǒng)與信息技術(shù)研究所);2002年
2 聶國政;有機(jī)薄膜晶體管制備和性能研究[D];華南理工大學(xué);2011年
3 吳福煒;數(shù)字電路低功耗設(shè)計(jì)方法研究[D];中國科學(xué)院研究生院(上海微系統(tǒng)與信息技術(shù)研究所);2003年
4 徐睿;非晶硅鍺/氧化銦鋅薄膜性能優(yōu)化及其晶體管應(yīng)用研究[D];電子科技大學(xué);2015年
5 李妤晨;基于PIN的IMOS與TFET器件研究[D];西安電子科技大學(xué);2013年
6 丁星偉;氧化物薄膜晶體管的制備與物性研究[D];上海大學(xué);2015年
7 秦珊珊;硅基應(yīng)變MOSFET的研究和設(shè)計(jì)[D];西安電子科技大學(xué);2011年
8 黃偉;薄膜晶體管的功能層修飾與性能關(guān)系的研究[D];電子科技大學(xué);2016年
9 強(qiáng)蕾;非晶半導(dǎo)體薄膜晶體管模型研究及參數(shù)提取[D];華南理工大學(xué);2015年
10 李列文;FPGA低功耗設(shè)計(jì)相關(guān)技術(shù)研究[D];中南大學(xué);2014年
相關(guān)碩士學(xué)位論文 前10條
1 田野;GaN基FinFET器件工藝及特性分析[D];西安電子科技大學(xué);2018年
2 張健行;FINFET器件特性與NBTI效應(yīng)研究[D];西安電子科技大學(xué);2018年
3 丁力;N型多米諾門電路可靠性及泄漏功耗分析與優(yōu)化[D];合肥工業(yè)大學(xué);2018年
4 張姚;協(xié)同緩解電路老化與泄漏功耗的多閾值配置技術(shù)研究[D];合肥工業(yè)大學(xué);2018年
5 楊溢;增強(qiáng)型GaN Trench-Gate MIS-HFET閾值電壓調(diào)控技術(shù)[D];電子科技大學(xué);2018年
6 包慧萍;低壓Trench MOSFET的輻射效應(yīng)研究[D];電子科技大學(xué);2018年
7 吳笛;高k+SiO_2柵全耗盡SOI MOSFET半解析模型的閾值電壓和DIBL效應(yīng)的研究[D];安徽大學(xué);2018年
8 楊慧;無結(jié)晶體管閾值電壓模型與新結(jié)構(gòu)[D];南京郵電大學(xué);2015年
9 冉帆;基于雙閾值電壓分配算法的芯片功耗優(yōu)化設(shè)計(jì)及研究[D];浙江大學(xué);2014年
10 張永歡;超低功耗近閾值電壓電路運(yùn)算放大器設(shè)計(jì)[D];北方工業(yè)大學(xué);2015年
本文編號:2776783
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2776783.html