【摘要】：為了延續(xù)甚至超越“摩爾定律”,三維集成技術(shù)開始興起。硅通孔作為三維集成電路中的關(guān)鍵技術(shù),可以實現(xiàn)高縱橫比的垂直互連,從而縮小整體的互連長度并提高系統(tǒng)的集成度。隨著系統(tǒng)集成度的提高,電源完整性問題進一步凸顯出來。為了準(zhǔn)確快速地評估硅通孔對信號傳輸?shù)挠绊懸约芭潆娋W(wǎng)絡(luò)的電學(xué)性能,并進一步發(fā)揮硅通孔的性能優(yōu)勢,本文針對硅通孔和三維集成電路配電網(wǎng)絡(luò)進行建模研究,并考慮利用硅通孔進行無源器件設(shè)計,相關(guān)工作分為以下三個部分:在第一部分中,研究了硅通孔的寄生參數(shù)的提取,其中考慮了銅硅通孔的趨膚效應(yīng)和耗盡層寬度變化帶來的影響。針對三維集成電路中工作頻率越來越高時帶來的噪聲問題,研究了硅通孔差分對之間的串?dāng)_問題,分析了硅通孔差分對在時域和頻域中的電學(xué)特性。第二部分研究了配電網(wǎng)絡(luò)中片上電源/接地網(wǎng)絡(luò)和硅通孔的寬帶建模方法,給出了片上電源/接地網(wǎng)絡(luò)的單元結(jié)構(gòu)模型,并能在直流至100GHz范圍內(nèi)適用的等效電路模型。同時還研究了結(jié)構(gòu)參數(shù)的變化對配電網(wǎng)絡(luò)阻抗的影響,相關(guān)結(jié)論對三維集成電路中的優(yōu)化設(shè)計有所幫助。第三部分致力于設(shè)計基于硅通孔的超緊湊型低通濾波器,基于垂直螺旋硅通孔電感和片上MIM電容,在豎直方向上將電容和電感組合在一起,形成超緊湊型濾波器。并對設(shè)計的濾波器進行建模分析,和全波仿真結(jié)果相互驗證�？傊�,本論文對三維集成電路中的差分對和配電網(wǎng)絡(luò)開展了電路建模和電學(xué)特性分析等研究工作,并探索在三維集成電路中利用冗余硅通孔設(shè)計無源器件。
【學(xué)位授予單位】：杭州電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2019
【分類號】：TN40;TN713
【圖文】：

子分析、計算機系統(tǒng)、軍事系統(tǒng)、衛(wèi)星系統(tǒng)、潛艇系統(tǒng)等等。從消費領(lǐng)域到超高端產(chǎn)品和軍逡逑事用途，幾乎所有的工業(yè)產(chǎn)品都包含了半導(dǎo)體器件。逡逑如圖１．１（ａ）所示，近幾十年來１Ｃ技術(shù)主要由“器件縮放”驅(qū)動，即減小門尺寸，降低工作逡逑２００３年邐２００５年邐２００７邋年邐２００９年邐２０丨１邋年逡逑９０ｎｍ邐６５邋ｎｍ邐４５ｎｒａ邐３２ｎｍ邐２２ｎｍ逡逑三柵邋Ｗ逡逑（ａ）逡逑邐邐邐邐邐邐邋．邋．邋．邋，邋．邋，邐邐邐邋４０，邐逡逑Ｂ邋ｍａｓ邐？邐ｆ邋ｉ逡逑ｉ0邐0邋＿邐，逡逑？邋＿邐３０邋－邋邐逡逑0邋ＣＫＰ逡逑１邐？邋－ｔＴ，邋up邐，逡逑：邐S胿|通邐v|▲，口邐v|２０－邐命，ｚ，逡逑Ｓ＇邐Ｂ邐留逡逑NB＇S
：：．．．－一…．NB

以降低門開關(guān)延時和提高器件性能。在過去的幾十年中，晶體管的特征尺寸從９０ｍｎ縮逡逑小到了邋１４ｎｍ。根據(jù)Ｉｎｔｅｌ公司預(yù)測，晶體管的特征尺寸最終將縮小至７ｎｍ［３］，由于硅材料的物逡逑理特性，７ｎｍ也將是硅材料芯片的物理極限。如圖１．１（ｂ）所示，當(dāng)晶體管尺寸縮小到４５ｎｍ以逡逑下時，晶體管的延遲將不再下降反而略有上升。而隨著特征尺寸的縮小，互連線尺寸必然隨逡逑之減小。隨之帶來的是減小的互連線橫截面積導(dǎo)致互連線電阻增加，縮小的線間距將會導(dǎo)致逡逑耦合電容的增加，使得互連線整體延遲增加。如圖１．１（ｃ）所示，隨著制程節(jié)點的不斷縮小，門逡逑電路的延遲在逐漸減少，但互連線的延遲在逐漸增加，并且互連線延遲在總延遲中占據(jù)的比逡逑例越來越高。另一方面，在高性能處理器中，由于互連線負(fù)載效應(yīng)的增加，影響了高性能芯逡逑片的功耗，其中大部分功耗可以歸因于互連線網(wǎng)絡(luò)。因此我們可以說，互連線己經(jīng)成為三維逡逑集成電路延遲和功耗的主要來源，集成電路的設(shè)計將由晶體管占主導(dǎo)地位變成互連線占主導(dǎo)逡逑地位［６１。傳統(tǒng)的計算機輔助設(shè)計（ＣＡＤ）方法和工具也受到互連擴展的影響

義逡逑ｉｃｏｎ邋Ｖｉａ，ＴＳＶ）技術(shù)作為三維集成電路的核心，甚至距離ＷｉｌｌｉａｍＳｈｏｃｋｌｅｙ發(fā)明娃通孔（不用了邋１９５８年由Ｗｉｌｌｉａｍ邋Ｓｈｏｃｋｌｅｙ提出的ＴＳＶ結(jié)制造方法”，也正是他同Ｊｏｈｎ邋Ｂａｒｄｅｎｎ、Ｗａｌｔｅｒ邋發(fā)明一一晶體管。典型的硅通孔結(jié)構(gòu)由基體（、絕緣體（一般為二氧化硅，Ｓｉ０２）組成，在電導(dǎo)體貫通整個基體以實現(xiàn)不同芯片層中器件程中形成的階段，可以將桂通孔工藝分為ｖｉａ－ｆｉ娃通孔在不同的金屬化之間形成）、ｖｉａ－ｌａｓｔ邋（，ＴＳＶ的制造過程可分為以下幾個步驟：逡逑刻蝕（Ｄｅｅｐ邋Ｒｅａｃｔｉｖｅ邋Ｉｏｎ邋Ｅｔｃｈｉｎｇ，邋ＤＲＩＥ）或者等離子體增強化學(xué)氣相沉積（Ｐｌａｓｍａ－ｅｎｈａ

【相似文獻】

相關(guān)期刊論文 前10條

1 杜秀云;唐禎安;;三維集成電路工作熱載荷工況的有限元仿真[J];系統(tǒng)仿真學(xué)報;2012年02期

2 林萬孝;21世紀(jì)新型三維集成電路[J];機械與電子;1995年06期

3 Yoichi AKasaka ,黃定禮;三維集成電路的發(fā)展趨勢[J];微電子學(xué);1988年05期

4 徐秋霞,馬俊如;SOI技術(shù)與三維集成電路[J];真空科學(xué)與技術(shù);1988年02期

5 楊玉勤;;日本的微電子技術(shù)[J];現(xiàn)代兵器;1988年07期

6 李波 ,李文石 ,周江;三維集成電路的性能計算[J];中國集成電路;2005年02期

7 于淑華;李凌霞;邵晶波;;三維集成電路測試方法[J];現(xiàn)代計算機(專業(yè)版);2015年32期

8 張寧;;晶圓級三維集成電路關(guān)鍵技術(shù)和研究進展[J];集成電路應(yīng)用;2017年05期

9 李青;孫光;;三維集成電路技術(shù)及其應(yīng)用前景[J];高技術(shù)通訊;1991年07期

10 胡風(fēng);朱恒亮;曾璇;;基于模擬退火的三維集成電路水冷散熱網(wǎng)絡(luò)優(yōu)化算法[J];復(fù)旦學(xué)報(自然科學(xué)版);2017年04期

相關(guān)會議論文 前4條

1 閔球;卓成;周詩韻;李永勝;李爾平;;三維集成電路基于電類比的電熱耦合分析方法[A];2018年全國微波毫米波會議論文集(下冊)[C];2018年

2 周康;趙振宇;蔣劍鋒;朱文峰;鄧全;;用于3D SRAM結(jié)構(gòu)設(shè)計的模擬工具[A];第十八屆計算機工程與工藝年會暨第四屆微處理器技術(shù)論壇論文集[C];2014年

3 林志藝;唐遇星;竇強;;三維高性能微處理器熱分析技術(shù)研究[A];第十七屆計算機工程與工藝年會暨第三屆微處理器技術(shù)論壇論文集（上冊）[C];2013年

4 倪如山;林成魯;;離子注入形成SOI材料的XTEM分析[A];第六次全國電子顯微學(xué)會議論文摘要集[C];1990年

相關(guān)重要報紙文章 前2條

1 ;EVG：推出全新光刻系統(tǒng)和測試設(shè)備[N];中國電子報;2009年

2 姜念云 本報記者 滕繼濮;誰將改變我們的生活？[N];科技日報;2015年

相關(guān)博士學(xué)位論文 前10條

1 方旭;三維集成電路中TSV測試與故障診斷方法研究[D];哈爾濱工業(yè)大學(xué);2019年

2 尹湘坤;基于硅通孔的高速三維集成電路關(guān)鍵設(shè)計技術(shù)研究[D];西安電子科技大學(xué);2017年

3 郭維;基于層間冷卻的三維多核微處理器熱量控制關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2016年

4 梅征;三維集成電路中硅通孔電磁特性分析與優(yōu)化[D];西安電子科技大學(xué);2018年

5 鄭俊平;三維集成電路（3D IC）中硅通孔（TSV）鏈路的多場分析[D];西安電子科技大學(xué);2018年

6 劉升;三維集成電路互連的建模及電熱相關(guān)特性研究[D];南京理工大學(xué);2017年

7 蘇晉榮;三維集成電路中硅通孔電模型與傳輸特性研究[D];山西大學(xué);2017年

8 錢利波;基于硅通孔技術(shù)的三維集成電路設(shè)計與分析[D];西安電子科技大學(xué);2013年

9 趙文生;三維集成電路中新型互連結(jié)構(gòu)的建模方法與特性研究[D];浙江大學(xué);2013年

10 杜秀云;三維集成電路熱問題的不確定性分析方法研究[D];大連理工大學(xué);2014年

相關(guān)碩士學(xué)位論文 前10條

1 泮金煒;基于硅通孔的三維集成電路分析及無源器件設(shè)計[D];杭州電子科技大學(xué);2019年

2 王uQ夕;基于TSV Array的三維集成電路優(yōu)化設(shè)計研究[D];上海交通大學(xué);2016年

3 卞景昌;三維集成電路片間傳輸線測試方法研究[D];合肥工業(yè)大學(xué);2018年

4 李進;三維芯片中硅通孔容錯技術(shù)與存儲器堆疊方法研究[D];合肥工業(yè)大學(xué);2017年

5 張浪;三維集成電路熱可靠性建模與優(yōu)化技術(shù)研究[D];電子科技大學(xué);2017年

6 付婧妍;基于3D集成電路TSV集束結(jié)構(gòu)的熱優(yōu)化研究[D];北京工業(yè)大學(xué);2017年

7 劉蓓;三維集成電路測試時間的優(yōu)化方法研究[D];合肥工業(yè)大學(xué);2011年

8 何映婷;基于電—熱—力耦合的TSV熱力響應(yīng)研究[D];西安電子科技大學(xué);2017年

9 楊國兵;基于面積擴張與散熱硅通孔的三維集成電路熱量優(yōu)化研究[D];合肥工業(yè)大學(xué);2014年

10 熊波;三維集成電路中新型TSV電容提取方法研究[D];西安電子科技大學(xué);2014年

本文編號：2776256