【摘要】：近年來無線通信技術的迅速普及,使得模數(shù)轉換領域中的以較低功耗和大帶寬的Sigma Delta ADC的研究愈加受到人們的青睞。其中,連續(xù)時間Sigma Delta調制器具有良好的內在抗混疊特性以及運算放大器對擺率要求較小等優(yōu)點,與離散時間Sigma Delta調制器相比,連續(xù)時間調制器可以工作在較高的信號采樣速率,進而實現(xiàn)大帶寬�；诖�,結合高速通信的應用背景,本文選擇10 MHz信號帶寬,11位有效位數(shù)的連續(xù)時間Sigma Delta調制器作為設計目標。為了比較不同量化形式的調制器的性能,本文分別設計了Flash ADC量化型和TDC量化型的三階連續(xù)時間調制器結構。本次工作首先根據(jù)電路設計指標,通過MATLAB中SDToolbox綜合出環(huán)路濾波函數(shù)和噪聲傳遞函數(shù),與所設計Sigma Delta調制器的數(shù)學拓撲結構進行對比,通過脈沖恒定變換和系數(shù)縮放之后,確定調制器中電阻和電容的大致范圍,將數(shù)學拓撲表示的環(huán)路濾波函數(shù)映射到電路中。本文在Flash ADC量化型調制器結構設計中,采用具有較低功耗的前饋補償?shù)腃lass AB運算放大器作為積分器的運放,選擇高速電流舵作為反饋DAC結構,建立NRZ反饋波形來提高調制器對時鐘抖動的非敏感性;通過引入半周期延時和零階補償回路來消除環(huán)路延時對調制器性能的影響,并且為了抑制DAC非線性對調制器直接加噪的影響,在Flash ADC之后接入DWA電路模塊,實現(xiàn)在單位時間內量化器輸出對每個電流舵單元的平均選擇次數(shù)接近相同,從而對DAC電流舵單元失配而引入的白噪聲進行一階噪聲整形,保證調制器的整體性能。本文采用TSMC 65 nm完成Flash ADC量化型調制器的整體設計,電源電壓為1.2 V,采樣速率為320 MHz,前仿真結果顯示,在目標信號帶寬為10 MHz下,SNDR峰值為78.5 dB,有效位數(shù)達到了12.75位,功耗為15 mW,滿足設計要求。本文在TDC量化的調制器結構中,通過脈沖寬度調制(PWM)發(fā)生器和時間數(shù)字轉換器(TDC)取代了4位量化器和電流舵反饋DAC。相比于Flash ADC量化型的調制器,TDC量化型的調制器是單比特反饋的,所以不需要考慮多位DAC的非線性引入的噪聲,進而省略了動態(tài)單元匹配電路模塊的設計。本文采用TSMC 65 nm完成TDC量化型調制器的整體設計,電源電壓為1.2 V,采樣速率為250 MHz,前仿真結果表明,在目標信號帶寬為10 MHz下,SNDR峰值為72.9 dB,有效位數(shù)達到了11.82位,功耗11.5 mW。最后是關于數(shù)字抽取濾波器的研究,本設計中通過將CIC濾波器,CIC補償濾波器和半帶濾波器進行級聯(lián)來構成整個數(shù)字抽取濾波器的結構,通過逐級抽取,逐級濾波的形式來實現(xiàn)對調制器高頻噪聲的濾除,并實現(xiàn)16倍的降采因子。其中,CIC濾波器因其可以實現(xiàn)較大的抽取因子和良好的抗混疊特性,被放置在第一級實現(xiàn)8倍的降采樣;CIC補償濾波器因其可以補償CIC濾波器的通帶滾降而放在第二級;第三級用半帶濾波器實現(xiàn)最后2倍的抽取。本設計中,首先在MATLAB中進行建模仿真,之后通過ModelSim驗證數(shù)字抽取濾波器的Verilog代碼進行功能仿真,并對最終的輸出進行DFT分析。仿真結果表明,數(shù)字抽取濾波器的輸入信號采樣頻率為320 MHz,經(jīng)過抽取后,輸出信號采樣頻率為20 MHz,過渡帶帶寬為200 KHz,通帶波紋小于0.1 dB,有效位數(shù)為12.88位,符合設計要求。
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2019
【分類號】：TN792

【相似文獻】

相關期刊論文 前10條

1 張娜;賈和平;;4路多相信號半帶抽取濾波器優(yōu)化實現(xiàn)結構[J];無線電工程;2017年05期

2 秦天凱;高清運;王之光;;高性能數(shù)字抽取濾波器的研究[J];南開大學學報(自然科學版);2017年03期

3 駱麗;李曉s

本文編號：2769524