【摘要】：Xilinx推出的Zynq全可編程平臺,包含了以硬核處理器為核心的處理器系統(tǒng)與可編程邏輯兩大部分,二者通過內部高速互連總線進行互聯。這樣的結構使得整個芯片在性能、功耗、成本、靈活性、可擴展性等方面表現出突出的優(yōu)勢,為嵌入式的發(fā)展提供了有力的支援。PCI(Peripheral Component Interconnect)總線,歷經多年的發(fā)展完善,憑借其高性能和穩(wěn)定性,在計算機領域得到了廣泛的應用。本文希望在Zynq平臺上實現主機與PCI子卡的相互通信。本文的內容主要分為三部分:第一部分是對背景知識研究介紹。對論文中所涉及到的AXI(Advanced eXtensible Interface)、PCI、PLB(Processor Local Bus)三種總線協議的特點、信號含義和總線常見事務類型的時序以及項目所采用的Zynq-7000平臺的組成結構、特點等方面進行了深入研究。第二部分是對項目中核心設計部分的介紹。為了實現主機與PCI子卡的相互通信,需要PCI主橋的支持。在深入研究了國內外相關資料的基礎上,本文最終確定了采用IP(Intellectual property)復用的技術方式,通過AXI-PLB接口轉換模塊和PLB-PCI主橋IP,來實現主橋功能,對AXI總線與PCI總線進行分割與管理。這種設計方式不但降低了設計難度,增強了設計的穩(wěn)定性和可靠性,且AXI-PLB接口轉換模塊的實現,也利于將其它基于PowerPC的IP移植到ARM平臺上,有很好的復用價值。AXI-PLB接口轉換模塊基于狀態(tài)機控制,實現了對AXI和PLB兩種總線上事務進程的匹配與轉換,文中對狀態(tài)機的跳轉情況以及跳轉條件進行了詳細說明。除此之外,對設計中使用的PLB-PCI主橋IP的功能、結構特點等方面進行了深入研究。最后搭建驗證平臺對整個AXI-PCI主橋邏輯進行仿真驗證。第三部分是對基于Zynq-ZC706系統(tǒng)構建的介紹,包括硬件平臺構建和軟件平臺構建兩部分。硬件平臺的構建主要包括硬件平臺工程的建立、地址分配、IP復用、綜合、時序收斂、實現等過程。軟件平臺的構建主要包括裸機程序的開發(fā)和調試等。本文通過插入ILA核(Internal Logic Analyzer)的方式對裸機程序進行了調試,并對調試結果進行了詳細的分析,最終論證了設計的正確性,為基于Zynq與PCI接口的設計提供了一種切實可行的解決方案。
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TN402
【圖文】：

西安電子科技大學碩士學位論文據或者控制信號有效。Ready 信號來自于目的端，該信號有效表明目的端可以接受通道中的信號。只有當兩個信號都有效時，才會發(fā)生數據的交換。這些通道結構上相互獨立，但在時間上又有一定的相互聯系。圖 2.1 展示了一個 4 字傳輸的讀 burst 事務。

但在時間上又有一定的相互聯系。圖 2.1 展示了一個 4 字傳輸的讀 burst 事務。圖2.1 AXI 總線讀 Burst 事務時序當地址通道上存在有效的地址時，數據傳輸將在讀數據通道上發(fā)生。當總線上的讀數據有效時，從機驅動 Valid 信號至高電平。對于 busrt 的最后一個數據傳輸，從設備驅動 RLAST 信號有效來指示最后一個數據項正在傳輸。圖 2.2 所示為一個寫事務。

圖2.4 PLB 總線單拍讀操作時序PLB 單拍寫操作時序如圖 2.5 所示。從設備驅動 SI_wait 信號有效以告知仲裁前地址有效但是無法鎖存。這時，PLB 仲裁器持續(xù)驅動這些信號直至從設備驅I_addrAck 有效。從設備通過驅動 SI_wrComp 和 SI_wrDDck 有效來表示此時寫數應期已經完成。需要注意的是：寫數據需要與請求信號保持同步，并且要一直保寫數據響應信號有效。

【參考文獻】

相關期刊論文 前10條

1 楊曉安;羅杰;蘇豪;包文博;;基于Zynq-7000高速圖像采集與實時處理系統(tǒng)[J];電子科技;2014年07期

2 邢艷芳;張延冬;;基于Zynq的OLED驅動設計[J];液晶與顯示;2014年02期

3 楊定定;施慧彬;;基于AXI總線的MicroBlaze雙核SoPC系統(tǒng)設計[J];電子產品世界;2012年01期

4 張用宇;屈曉旭;婁景藝;;基于SOPC的PCI總線高速數據傳輸系統(tǒng)設計[J];電子元器件應用;2011年10期

5 樂健;陳紹煒;吳婷婷;;基于FPGA的PCI接口的設計與實現[J];信息安全與通信保密;2010年05期

6 李攀;田澤;蔡葉芳;張亮;楊海波;;基于SOPC的PCI通信接口設計與實現[J];計算機技術與發(fā)展;2009年09期

7 何寅生;高俊;婁景藝;;基于SOPC的PCI數據采集卡的設計與實現[J];電訊技術;2009年07期

8 徐江豐,李松,張涌;基于Wishbone片上總線的PCI Bridge核的研究和應用[J];國外電子元器件;2005年04期

9 雷艷靜,苗克堅,康繼昌;高速通信網卡中PCI接口的研究與實現[J];計算機應用;2005年01期

10 畢小建,胡越明,蔡慧梅;PCI-X總線研究及其主橋實現技術[J];計算機工程;2004年S1期

相關碩士學位論文 前8條

1 鄧文博;基于Zynq7010的列車以太網交換機硬件設計及實現[D];大連理工大學;2016年

2 胡時舜;基于CoreConnect架構SoC芯片PCI-PLB橋的應用與驗證[D];西安電子科技大學;2015年

3 姬生毅;基于Zynq的嵌入式數字圖像傳輸系統(tǒng)的設計與實現[D];西安電子科技大學;2014年

4 范小虎;基于FPGA的PCI接口軟硬件協同設計及其應用[D];濟南大學;2011年

5 楊慶宇;基于多平臺的PCI總線接口設計與實現[D];西安電子科技大學;2010年

6 孫曉寧;基于ARM的PCI北橋設計與驗證[D];湖南大學;2008年

7 張順和;PCI總線接口設計的應用與研究[D];西安電子科技大學;2006年

8 別曉媛;PCI總線接口的研究與實現[D];西北工業(yè)大學;2004年

本文編號：2764541