【摘要】：集成電路(Integrated circuit,IC)技術(shù)近60年的飛速發(fā)展,對信息化時代的到來起到了極大的推動作用。但隨著器件特征尺寸的不斷縮小,電路中互連線、熱耗散、短溝道效應(yīng)以及量子力學(xué)效應(yīng)等一系列問題不斷顯現(xiàn)。單電子晶體管(Single Electron Transistor,SET)憑借著其高集成度、低功耗以及與傳統(tǒng)的CMOS電路相兼容等優(yōu)勢,被認為是新一代超低功耗、超高密度集成電路最具有競爭力的新型納米電子器件之一。論文在闡述單電子晶體管原理、結(jié)構(gòu)、仿真模型和電學(xué)特性的基礎(chǔ)上,對SET的通用邏輯門、超前進位加法器和多值邏輯門電路設(shè)計進行了研究。具體工作如下:1、單電子晶體管通用邏輯門以及通用閾值邏輯門設(shè)計研究。在介紹通用邏輯門原理的基礎(chǔ)上,優(yōu)化設(shè)計了基于SET的最佳通用邏輯門ULG.2。優(yōu)化后的電路具有晶體管數(shù)更少,延遲和功耗更小的特征。利用ULG.2設(shè)計了全加/減器和全比較器。提出了基于SET的三變量通用閾值邏輯門UTLG,通過設(shè)計實例說明了基于三變量通用閾值邏輯門的查表設(shè)計方法。2、基于SET的超前進位加法器設(shè)計與研究。在對超前進位加法器原理分析的基礎(chǔ)上,從進位結(jié)構(gòu)和底層電路兩方面進行了優(yōu)化設(shè)計,通過16位超前進位加法器的設(shè)計驗證了方案的正確性。結(jié)果表明該加法器具有結(jié)構(gòu)簡單、功耗低、延遲小的優(yōu)點。3、基于SET的三值邏輯基本門電路設(shè)計與研究。在開關(guān)-信號理論的指導(dǎo)下,建立了控制信號、傳輸源及電路閾值三者間的作用關(guān)系的傳輸運算表達式。通過對三值邏輯電路分析,設(shè)計了基于SET的三值文字、極性變換、與門、或門以及通用T門算子等電路。仿真結(jié)果驗證了電路邏輯功能的正確性。
【學(xué)位授予單位】：浙江工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2018
【分類號】：TN402
【圖文】：

背景和意義電路的發(fā)展瓶頸路(Integrated circuit, IC)技術(shù)近 60 年的飛速發(fā)展，對信息化時代作用。正是有了集成電路產(chǎn)業(yè)的不斷革新，現(xiàn)代社會的基礎(chǔ)建設(shè)的發(fā)展，而且其發(fā)展程度已經(jīng)成為各個國家衡量自身綜合實力的級 CPU 生產(chǎn)商英特爾公司的創(chuàng)始人之一戈登·摩爾，在上世級 6“摩爾定律”[2]，即在每一年半到兩年的周期內(nèi)，同等面積的集成數(shù)將會翻倍。該定律并不是物理或自然法則，僅是對未來發(fā)展的所示為集成電路制造工藝與時鐘頻率的發(fā)展統(tǒng)計示意圖[3]。由圖路發(fā)展相對容易，僅僅需要提高加工精度，按照等比原則去縮減即可達到摩爾定律所預(yù)測的效果。

圖 1-2 1990 年-2017 年單電子領(lǐng)域發(fā)表論文數(shù)統(tǒng)計對 SET 的研究大致分為以下幾個方面：(1) 單電子晶體管制備在對單電子晶體管制備的研究中，采用何種方式來獲得更小的庫侖島與電容以及壘厚度成為困擾科研人員的主要問題。國外對于這方面的研究相對來說超前一些 年，TAKAHASHI Y 等人采用圖形依賴氧化(pattern-dependent oxidation, PADOX緣體上硅(silicon on insulator, SOI)上制備了單電子晶體管[21]；ISHIBASHI K 等人于單電子晶體管的反相器，其有源區(qū)使用的是單壁和多壁碳納米管[22]；YANO K出了單電子存儲單元，其可以在室溫下工作，具有極大的應(yīng)用前景[23]。國內(nèi)雖然，但經(jīng)過近些年科研人員的努力，在單電子晶體管的制備方面也取得了不菲的成 年中國科學(xué)院的王太宏等人利用“納米電極對”技術(shù)制備了能在 90K 工作的 S體管[24]；2002 年盧剛博士等人利用采用電子束光刻技術(shù)和反應(yīng)離子刻蝕等工藝

將文件的后綴名改為.lib。此時使用模型編輯器(PSpice Model Editor)將.lib 文件打到 SET-Spice 仿真模型的具體代碼，該模型是一個雙柵極單電子晶體管模型，共、漏極 D、柵極 G1 和柵極 G2 四個管腳，在模型中對應(yīng)的序號分別是 1、2、3 和(2) 生成 . olb 文件。要進行圖形化輸入，必須要有該模型圖形化符號。已經(jīng)通過到了 SET-Spice 仿真模型的.lib 文件，然后打開模型編輯器(PSpice Model Editor)， “File / Create Capture Parts”，在彈出框里第一行選擇 SET-Spice 仿真模型的.lib徑，然后點擊確定即可獲得與.lib 文件在同文件目錄下同文件名的 . olb 文件，此了自動生成的默認圖形符號文件 . olb。(3) 編輯元件外型。使用電路圖繪制(Capture CIS)工具打開上一步生成的 SET-Sp型的 . olb 文件，其默認圖形符號如圖 2-6(a)所示，利用軟件右側(cè)的畫圖功能編輯符號如圖 2-6(b)所示，圖中放置 4 個 pin 管腳 S、D、G1、G2 分別對應(yīng)“. lib”定義的管腳 1、2、3 和 4，然后點擊保存。

【參考文獻】

相關(guān)期刊論文 前10條

1 許翔;應(yīng)時彥;肖林榮;;基于PSpice的單電子器件模型創(chuàng)建及其應(yīng)用[J];半導(dǎo)體技術(shù);2015年04期

2 呂利;孫建東;李欣幸;秦華;;硅基單電子晶體管的可控制備[J];微納電子技術(shù);2013年03期

3 章專;申屠粟民;魏齊良;;基于傳輸電壓開關(guān)理論的單柵極SET電路設(shè)計[J];浙江大學(xué)學(xué)報(理學(xué)版);2012年03期

4 池雅慶;仲海欽;隋兵才;張超;方糧;;室溫單電子晶體管制備進展[J];計算機工程與科學(xué);2010年10期

5 隋兵才;周海亮;池雅慶;方糧;;可重構(gòu)單電子晶體管邏輯的設(shè)計與模擬[J];計算機工程與科學(xué);2009年07期

6 吳剛;蔡理;李芹;;Ternary logic circuit design based on single electron transistors[J];半導(dǎo)體學(xué)報;2009年02期

7 孫鐵署,蔡理;一種基于互補型單電子晶體管的全加器電路設(shè)計[J];電子器件;2005年02期

8 肖林榮,陳偕雄,許冠;基于三變量通用閾值邏輯門的三變量邏輯函數(shù)查表綜合[J];浙江大學(xué)學(xué)報(理學(xué)版);2004年03期

9 王太宏;單電子晶體管的制備、集成與電路研究[J];微電子技術(shù);2002年05期

10 盧剛;硅單電子晶體管制備及特性[J];西安理工大學(xué)學(xué)報;2002年02期

本文編號：2763658