【摘要】：隨著可見光通信技術(shù)的發(fā)展以及對LED芯片照明和通信性能的應(yīng)用要求越來越高,微尺寸陣列LED的出現(xiàn)很好的滿足了以上的需求并成為了研究的熱點。與傳統(tǒng)LED芯片相比,GaN基微尺寸陣列LED具有更好的電學(xué)和光學(xué)性能,擁有高亮度、高分辨率、低成本、響應(yīng)速度快等諸多優(yōu)點,是一種十分具有潛力的技術(shù)�；诖吮尘凹皯�(yīng)用需求,本文主要圍繞GaN基微尺寸陣列LED芯片,針對獲取優(yōu)異的光電性能和調(diào)制帶寬為目標開展了對其結(jié)構(gòu)設(shè)計、制備和封裝工藝的研究。本文首先設(shè)計4×4微尺寸陣列芯片版圖和制備工藝流程。并對ITO薄膜進行工藝優(yōu)化,發(fā)現(xiàn)550℃退火3min處理下方塊電阻為41.5Ω/?,藍光波段透過率高達96%。采用分步烘烤腐蝕法解決了ITO腐蝕不干凈和側(cè)腐蝕嚴重的問題。比較不同芯片尺寸和電極尺寸對芯片光電性能的影響,當(dāng)芯片的直徑為60μm時,圓盤電極直徑為20μm,輸出光功率達到飽和峰值時的電流密度可達6363.2 A/cm~2。同時對4×4微尺寸陣列芯片封裝后的光通量、光效和調(diào)制帶寬特性進行分析,當(dāng)芯片尺寸為60μm時,其飽和光通量為7.5lm,等效于350mA注入45mil×45mil的芯片電流密度下(26.79A/cm~2),光效為144.3 lm/W,并在60mA電流注入下獲得123.3 Mhz的調(diào)制帶寬。隨后優(yōu)化深刻蝕工藝中的厚膠工藝和低損傷等離子刻蝕及損傷修復(fù)技術(shù),完成深隔離槽的制備,通過在隔離槽中填充絕緣材料和蒸鍍電極,使像素交聯(lián)成一個整體制備更大芯片密度的8×8微尺寸芯片。研究不同刻蝕深度、陣列布局中電極引線長度不同對陣列中芯片的光電性能的影響。進一步比較4×4陣列和8×8陣列中相應(yīng)單元的最大飽和電流密度。并對8×8微尺寸陣列芯片封裝后的光通量、光效和調(diào)制帶寬特性進行分析。表明隨著陣列芯片密集程度的增加,更應(yīng)該注重器件的散熱能力增強器件的穩(wěn)定性。最后為進一步提升芯片的出光功率和效率,設(shè)計并制備1×N的串聯(lián)和并聯(lián)大功率LED陣列結(jié)構(gòu),比較串聯(lián)和并聯(lián)結(jié)構(gòu)對芯片電壓、發(fā)光功率、效率和峰值波長的影響。并對1×N微尺寸陣列芯片封裝后的光通量、光效和調(diào)制帶寬特性進行分析,表明串聯(lián)結(jié)構(gòu)在保證調(diào)制帶寬上有效提升整體光通量,說明微尺寸陣列LED器件在可見光通信應(yīng)用中有著很大的應(yīng)用前景。
【學(xué)位授予單位】：華南理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2018
【分類號】：TN312.8;TN405
【圖文】：

圖 2- 1 芯對于微尺寸芯片的制備來說，需要將我上，因此光刻掩膜版必不可少。光刻掩膜版步驟數(shù)目也直接決定了整個流程的復(fù)雜程度圖流程的步驟分別是 Mesa 刻蝕掩模版、P光刻板的差異性，要求光刻精度高，對于微過程中任何一次光刻出現(xiàn)偏差，都將嚴重影移功能。同時為避免光刻過程中人為視覺判光刻掩膜版的特定位置設(shè)計一些對準標記，

圖 2- 3 顯微鏡下 a)ITO 過腐蝕形貌 b)采用分步腐蝕法 ITO 形貌對這個問題，我們一方面在光刻勻膠前采用六甲基二硅胺烷（HMDS）增 ITO 薄膜的黏附能力，降低 ITO 蝕刻液對保護區(qū)域的滲透，同時從一次 變成分步烘烤腐蝕，以腐蝕 5min 取出清洗然后熱板烘烤去除間隙水分期，腐蝕 3 個周期。腐蝕完成形貌如圖 2- 3(b)所示,可以發(fā)現(xiàn)腐蝕的形貌域干凈無殘留同時光刻膠保護的區(qū)域圖形質(zhì)量高。這是因為在烘烤的過程蒸發(fā)，并且在膠和 ITO 薄膜界面形成空氣空隙阻礙 ITO 蝕刻液的侵入，中能很好的保護膠下的 ITO 薄膜。同芯片尺寸驗制備了圓盤直徑分別為 60、80、100、120、140、160 μm 的六種微尺針臺測試各芯片在不同注入電流時的 I-V 特性曲線和 I-LOP 特性曲線，

圖 2- 7 a)仿真結(jié)構(gòu)示意圖 b)模型建立示意圖芯片的結(jié)構(gòu)示意圖如圖 2- 7 所示，器件具體結(jié)構(gòu)參數(shù)為：器件的整體尺寸為 300μm，其中藍寶石襯底高度度為 300 μm，GaN 緩沖層厚度為 2 μm，n 型 GaN 層厚度為 2 μm，其摻雜濃度為 5×10-19cm-3。一個 5 周期的多量子阱層，其中 GaN 勢壘層厚度為 12 nm，InGaN 阱層厚度為 3 nm，AlGaN 電子阻擋層厚度為 0.2 μm，p 型 GaN 層厚度為 0.2μm，其摻雜濃度為 5×10-19cm-3。AlGaN 層 Al 的摩爾組分設(shè)為 0.07；InGaN 層 In 的摩爾組分設(shè)為 0.15，發(fā)光波長為藍光 465nm。模型建立示意如圖 2- 7（b）。同時，網(wǎng)格的劃分是器件仿真中的一個關(guān)鍵問題，網(wǎng)格節(jié)點的數(shù)量直接決定我們的仿真計算量大小和速度。同時由于器件的不同結(jié)構(gòu)位置有著不同的光電特性，所以對器件的網(wǎng)格劃分尤為重要。我們對決定器件性能的 MQWs區(qū)域要賦予較細密的網(wǎng)格以減小誤差更接近真實的結(jié)果，對我們不太關(guān)注的緩沖層和藍寶石襯底區(qū)域賦予比較粗糙的網(wǎng)格以減小我們的仿真計算量提升速度和效率。

【參考文獻】

相關(guān)期刊論文 前6條

1 胡金勇;黃華茂;王洪;胡曉龍;;ITO表面粗化提高GaN基LED芯片出光效率[J];發(fā)光學(xué)報;2014年05期

2 許銀帆;黃星星;李榮玲;遲楠;;基于LED可見光通信的室內(nèi)定位技術(shù)研究[J];中國照明電器;2014年04期

3 王洪;吳躍峰;鐘炯生;黃華茂;;具有側(cè)面柱狀結(jié)構(gòu)的高壓LED芯片制備[J];光電子.激光;2013年10期

4 王洪;葉菲菲;黃華茂;姚若河;;高亮度LED芯片的反射型電流阻擋層設(shè)計與實現(xiàn)[J];光電子.激光;2012年06期

5 梁靜秋;李佳;王維彪;;LED陣列的設(shè)計和制作工藝研究[J];液晶與顯示;2006年06期

6 蔣慶全;兩維LED陣列初探[J];現(xiàn)代顯示;2001年04期

相關(guān)博士學(xué)位論文 前1條

1 包興臻;基于MEMS技術(shù)的集成LED微陣列器件研究[D];中國科學(xué)院長春光學(xué)精密機械與物理研究所;2017年

本文編號：2761505