基于RRBS的12位電流舵DAC設計
發(fā)布時間:2020-07-11 22:14
【摘要】:在無線通信系統(tǒng)中,提高數(shù)據(jù)傳輸速率和增大信號帶寬已成為發(fā)展趨勢,數(shù)模轉(zhuǎn)換器(Digital to Analog Converter,DAC)作為系統(tǒng)中重要的組成部分,其能夠處理的信號帶寬以及頻域性能需要滿足無線通信系統(tǒng)的要求。電流舵DAC由于其結(jié)構(gòu)本征的高速特性和較強的驅(qū)動能力等優(yōu)點,被廣泛應用在無線通信系統(tǒng)中,但隨著采樣時鐘頻率以及輸入信號頻率的增大,電流舵DAC的動態(tài)性能受時序誤差、輸出波動效應以及開關瞬態(tài)非線性的影響變差。因此,在滿足高速寬帶的條件下,提高DAC的無雜散動態(tài)范圍(Spurious Free Dynamic Range,SFDR)勢在必行。本文首先從無線通信芯片的實際應用角度出發(fā),分析了電流舵DAC中SFDR下降的因素,然后基于隨機旋轉(zhuǎn)二進制譯碼(Random Rotation-Based Binary-weighted Selection,RRBS)方式,設計了一種適應于無線通信芯片的12位電流舵DAC。本文采用的RRBS譯碼電路通過對DAC的輸入信號每次隨機選擇不同位置的單位電流源來完成對應的電流輸出,使得輸入信號與電流源誤差之間的固定關系被隨機化,則與輸入信號相關的諧波被轉(zhuǎn)變?yōu)殡S機噪聲,從而達到提高電流舵DAC的SFDR的目的;同時與其他相關校正技術相比,RRBS譯碼方式具有低邏輯復雜度、版圖面積小的優(yōu)點。本文基于SMIC 0.18μm CMOS工藝,采用Cadence公司的Virtuoso平臺完成了12位電流舵DAC的電路設計、版圖設計以及后仿真,整體版圖面積為0.69×0.41 mm~2。后仿結(jié)果表明,整體電路的建立時間為4ns,微分非線性的誤差范圍為±0.38LSB,積分非線性的誤差范圍為±0.85LSB;在采樣時鐘頻率為100MHz和輸入信號頻率為1MHz時,DAC的SFDR為83.74dB;在輸入信號頻率約為49MHz時,SFDR仍能達到65dB以上;滿足無線通信芯片對DAC的頻域需求。
【學位授予單位】:華中科技大學
【學位級別】:碩士
【學位授予年份】:2019
【分類號】:TN792
【圖文】:
圖 3-5 偽隨機信號仿真結(jié)果為驗證 RRBS 譯碼電路的隨機譯碼效果,下面將對低 4 位 RRBS 譯碼電路進行仿真。仿真方法為,首先給理想的 ADC(由 VerilogA 編寫)輸入一個從 0 線性變化到1.8V 的斜坡電壓進行模數(shù)轉(zhuǎn)換,從而輸出 4 位全碼段的數(shù)字二進制碼送給 DAC 的低4 位 RRBS 電路進行隨機譯碼。4 位二進制輸入碼對應的十進制值為 0-15,將 4 位二進制輸入碼全部譯碼一次記為一個 T1時鐘周期。RRBS 譯碼電路在 T1時鐘周期內(nèi)的仿真結(jié)果如圖 3-6 所示,從圖中可看出與電流源{W15,W14, ,W2,W1}對應的 15 位開關控制信號在 T1時鐘周期內(nèi)呈現(xiàn)隨機特性,表明低 4 位 RRBS 譯碼電路實現(xiàn)了隨機譯碼的功能。
23圖 3-6 低 4 位 RRBS 電路仿真結(jié)果同理得到 RRBS 電路在 T2和 T3時鐘周期內(nèi)的仿真結(jié)果,并將 RRBS 電路在連續(xù)三個周期 T1、T2和 T3內(nèi)產(chǎn)生的 15 位輸出信號匯總成表 3-3。由表 3-3 可知,在 PRNG產(chǎn)生的偽隨機控制信號下,RRBS 譯碼電路在連續(xù)三個時鐘周期內(nèi)都實現(xiàn)了對二進制加權電流源的序列進行隨機移位的功能。
圖 3-7 開關驅(qū)動電路結(jié)構(gòu)圖3-8 顯示的是開關驅(qū)動電路的仿真結(jié)果,將輸出信號的波形局部放大,可以看到開關驅(qū)動電路產(chǎn)生的差分開關信號的上升時間明顯慢于分開關信號的擺幅為 1.8V,而其相交的位置在電壓幅值為 400mV設計的開關驅(qū)動電路降低了差分開關信號的交叉點。由仿真可知 P極電壓為1.5V左右,PMOS開關管在交叉點的柵源電壓V =1.5-0.4V > V ,其中V 為 PMOS 管的閾值電壓,因此避免了 PMOS 差控制信號切換的過程中出現(xiàn)同時關斷的情況。DCLKQQNWCLKWNWP
【學位授予單位】:華中科技大學
【學位級別】:碩士
【學位授予年份】:2019
【分類號】:TN792
【圖文】:
圖 3-5 偽隨機信號仿真結(jié)果為驗證 RRBS 譯碼電路的隨機譯碼效果,下面將對低 4 位 RRBS 譯碼電路進行仿真。仿真方法為,首先給理想的 ADC(由 VerilogA 編寫)輸入一個從 0 線性變化到1.8V 的斜坡電壓進行模數(shù)轉(zhuǎn)換,從而輸出 4 位全碼段的數(shù)字二進制碼送給 DAC 的低4 位 RRBS 電路進行隨機譯碼。4 位二進制輸入碼對應的十進制值為 0-15,將 4 位二進制輸入碼全部譯碼一次記為一個 T1時鐘周期。RRBS 譯碼電路在 T1時鐘周期內(nèi)的仿真結(jié)果如圖 3-6 所示,從圖中可看出與電流源{W15,W14, ,W2,W1}對應的 15 位開關控制信號在 T1時鐘周期內(nèi)呈現(xiàn)隨機特性,表明低 4 位 RRBS 譯碼電路實現(xiàn)了隨機譯碼的功能。
23圖 3-6 低 4 位 RRBS 電路仿真結(jié)果同理得到 RRBS 電路在 T2和 T3時鐘周期內(nèi)的仿真結(jié)果,并將 RRBS 電路在連續(xù)三個周期 T1、T2和 T3內(nèi)產(chǎn)生的 15 位輸出信號匯總成表 3-3。由表 3-3 可知,在 PRNG產(chǎn)生的偽隨機控制信號下,RRBS 譯碼電路在連續(xù)三個時鐘周期內(nèi)都實現(xiàn)了對二進制加權電流源的序列進行隨機移位的功能。
圖 3-7 開關驅(qū)動電路結(jié)構(gòu)圖3-8 顯示的是開關驅(qū)動電路的仿真結(jié)果,將輸出信號的波形局部放大,可以看到開關驅(qū)動電路產(chǎn)生的差分開關信號的上升時間明顯慢于分開關信號的擺幅為 1.8V,而其相交的位置在電壓幅值為 400mV設計的開關驅(qū)動電路降低了差分開關信號的交叉點。由仿真可知 P極電壓為1.5V左右,PMOS開關管在交叉點的柵源電壓V =1.5-0.4V > V ,其中V 為 PMOS 管的閾值電壓,因此避免了 PMOS 差控制信號切換的過程中出現(xiàn)同時關斷的情況。DCLKQQNWCLKWNWP
【相似文獻】
相關期刊論文 前10條
1 高野軍;武福存;;基于國產(chǎn)FPGA及DAC的任意波形發(fā)生器的設計[J];計算機測量與控制;2017年08期
2 DoMo;;雷驚天地龍蛇蟄:DAC眾生相[J];電子競技;2017年08期
3 左子揚;曹s
本文編號:2750996
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2750996.html
教材專著