【摘要】：在無線通信系統(tǒng)中,提高數(shù)據(jù)傳輸速率和增大信號(hào)帶寬已成為發(fā)展趨勢(shì),數(shù)模轉(zhuǎn)換器(Digital to Analog Converter,DAC)作為系統(tǒng)中重要的組成部分,其能夠處理的信號(hào)帶寬以及頻域性能需要滿足無線通信系統(tǒng)的要求。電流舵DAC由于其結(jié)構(gòu)本征的高速特性和較強(qiáng)的驅(qū)動(dòng)能力等優(yōu)點(diǎn),被廣泛應(yīng)用在無線通信系統(tǒng)中,但隨著采樣時(shí)鐘頻率以及輸入信號(hào)頻率的增大,電流舵DAC的動(dòng)態(tài)性能受時(shí)序誤差、輸出波動(dòng)效應(yīng)以及開關(guān)瞬態(tài)非線性的影響變差。因此,在滿足高速寬帶的條件下,提高DAC的無雜散動(dòng)態(tài)范圍(Spurious Free Dynamic Range,SFDR)勢(shì)在必行。本文首先從無線通信芯片的實(shí)際應(yīng)用角度出發(fā),分析了電流舵DAC中SFDR下降的因素,然后基于隨機(jī)旋轉(zhuǎn)二進(jìn)制譯碼(Random Rotation-Based Binary-weighted Selection,RRBS)方式,設(shè)計(jì)了一種適應(yīng)于無線通信芯片的12位電流舵DAC。本文采用的RRBS譯碼電路通過對(duì)DAC的輸入信號(hào)每次隨機(jī)選擇不同位置的單位電流源來完成對(duì)應(yīng)的電流輸出,使得輸入信號(hào)與電流源誤差之間的固定關(guān)系被隨機(jī)化,則與輸入信號(hào)相關(guān)的諧波被轉(zhuǎn)變?yōu)殡S機(jī)噪聲,從而達(dá)到提高電流舵DAC的SFDR的目的;同時(shí)與其他相關(guān)校正技術(shù)相比,RRBS譯碼方式具有低邏輯復(fù)雜度、版圖面積小的優(yōu)點(diǎn)。本文基于SMIC 0.18μm CMOS工藝,采用Cadence公司的Virtuoso平臺(tái)完成了12位電流舵DAC的電路設(shè)計(jì)、版圖設(shè)計(jì)以及后仿真,整體版圖面積為0.69×0.41 mm~2。后仿結(jié)果表明,整體電路的建立時(shí)間為4ns,微分非線性的誤差范圍為±0.38LSB,積分非線性的誤差范圍為±0.85LSB;在采樣時(shí)鐘頻率為100MHz和輸入信號(hào)頻率為1MHz時(shí),DAC的SFDR為83.74dB;在輸入信號(hào)頻率約為49MHz時(shí),SFDR仍能達(dá)到65dB以上;滿足無線通信芯片對(duì)DAC的頻域需求。
【學(xué)位授予單位】：華中科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2019
【分類號(hào)】：TN792
【圖文】：

圖 3-5 偽隨機(jī)信號(hào)仿真結(jié)果為驗(yàn)證 RRBS 譯碼電路的隨機(jī)譯碼效果，下面將對(duì)低 4 位 RRBS 譯碼電路進(jìn)行仿真。仿真方法為，首先給理想的 ADC(由 VerilogA 編寫)輸入一個(gè)從 0 線性變化到1.8V 的斜坡電壓進(jìn)行模數(shù)轉(zhuǎn)換，從而輸出 4 位全碼段的數(shù)字二進(jìn)制碼送給 DAC 的低4 位 RRBS 電路進(jìn)行隨機(jī)譯碼。4 位二進(jìn)制輸入碼對(duì)應(yīng)的十進(jìn)制值為 0-15，將 4 位二進(jìn)制輸入碼全部譯碼一次記為一個(gè) T1時(shí)鐘周期。RRBS 譯碼電路在 T1時(shí)鐘周期內(nèi)的仿真結(jié)果如圖 3-6 所示，從圖中可看出與電流源{W15,W14, ,W2,W1}對(duì)應(yīng)的 15 位開關(guān)控制信號(hào)在 T1時(shí)鐘周期內(nèi)呈現(xiàn)隨機(jī)特性，表明低 4 位 RRBS 譯碼電路實(shí)現(xiàn)了隨機(jī)譯碼的功能。

23圖 3-6 低 4 位 RRBS 電路仿真結(jié)果同理得到 RRBS 電路在 T2和 T3時(shí)鐘周期內(nèi)的仿真結(jié)果，并將 RRBS 電路在連續(xù)三個(gè)周期 T1、T2和 T3內(nèi)產(chǎn)生的 15 位輸出信號(hào)匯總成表 3-3。由表 3-3 可知，在 PRNG產(chǎn)生的偽隨機(jī)控制信號(hào)下，RRBS 譯碼電路在連續(xù)三個(gè)時(shí)鐘周期內(nèi)都實(shí)現(xiàn)了對(duì)二進(jìn)制加權(quán)電流源的序列進(jìn)行隨機(jī)移位的功能。

圖 3-7 開關(guān)驅(qū)動(dòng)電路結(jié)構(gòu)圖3-8 顯示的是開關(guān)驅(qū)動(dòng)電路的仿真結(jié)果，將輸出信號(hào)的波形局部放大，可以看到開關(guān)驅(qū)動(dòng)電路產(chǎn)生的差分開關(guān)信號(hào)的上升時(shí)間明顯慢于分開關(guān)信號(hào)的擺幅為 1.8V，而其相交的位置在電壓幅值為 400mV設(shè)計(jì)的開關(guān)驅(qū)動(dòng)電路降低了差分開關(guān)信號(hào)的交叉點(diǎn)。由仿真可知 P極電壓為1.5V左右，PMOS開關(guān)管在交叉點(diǎn)的柵源電壓V =1.5-0.4V > V ，其中V 為 PMOS 管的閾值電壓，因此避免了 PMOS 差控制信號(hào)切換的過程中出現(xiàn)同時(shí)關(guān)斷的情況。DCLKQQNWCLKWNWP

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 高野軍;武福存;;基于國產(chǎn)FPGA及DAC的任意波形發(fā)生器的設(shè)計(jì)[J];計(jì)算機(jī)測(cè)量與控制;2017年08期

2 DoMo;;雷驚天地龍蛇蟄:DAC眾生相[J];電子競技;2017年08期

3 左子揚(yáng);曹s

本文編號(hào)：2750996