【摘要】：隨著數(shù)字IC(Integrated Circuit)規(guī)模和復雜度增大,市場競爭日益激烈,提高IC設計能力、縮短產(chǎn)品面市時間成為企業(yè)成功關鍵。傳統(tǒng)的以RTL(Register Transfer Level)為基礎的數(shù)字IC前端設計流程中存在諸多例如RTL設計者文檔解讀歧義、整體設計缺陷在驗證階段才能發(fā)現(xiàn)等限制芯片研發(fā)速度的問題,而基于電子系統(tǒng)級(ESL)設計理論的設計流程可在很大程度上提高芯片的研發(fā)效率,從而縮短芯片面市時間。本論文以100BASE-TX以太網(wǎng)物理層(PHY)為應用背景,重點開展基于ESL(Electronic System Level)設計方法學理論的100BASE-TX以太網(wǎng)PHY(Physical Layer)行為級范疇建模方法研究及應用工作。論文取得的主要研究成果如下:從事務級建模(TLM)角度出發(fā),提出了針對待設計電路的TLM建模實現(xiàn)方案,該方案將100BASE-TX以太網(wǎng)PHY主體劃分為發(fā)送通道和接收通道,并將電路相關功能抽象為不同的“方法”。依據(jù)該方案,對電路各部分功能,尤其是擾碼、解擾碼等部分的算法及原理進行了深入研究,完成了描述電路各部分結構及程序思想的UML(Unified Modeling Language)視圖的設計。進一步基于UML視圖,采用SystemVerilog語言,依次實現(xiàn)了電路各個部分的事務級建模。以TLM模型通信細化、適配、時序封裝等思想為指導,提出了針對待設計電路的行為級建模實現(xiàn)方案,該方案將100BASE-TX以太網(wǎng)PHY大體劃分為PCS(Physical Coding Sublayer)子層、PMA(Physical Medium Attachment)子層、PMD(Physical Media Dependant)子層。依據(jù)該方案,對待設計電路的管腳信號及其時序進行研究,采用SystemVerilog語言分別實現(xiàn)了電路各部分的行為級模型。基于通用驗證方法學(UVM),實現(xiàn)了針對RTL的UVM(Universal Verification Methodology)驗證環(huán)境,此環(huán)境是在RTL詳細設計完成之前利用已實現(xiàn)的行為級模型作為待測設計提前調(diào)試完成,且該環(huán)境中待測設計的參考模型由已實現(xiàn)的事務級模型改寫而來。進而基于該UVM驗證環(huán)境,充分利用已實現(xiàn)的行為級模型對RTL展開單元級及集成級的仿真驗證工作,并進行覆蓋率的收集分析工作,通過分析達到了驗證要求。本文通過對待設計電路進行事務級建模和行為級建模,并應用所實現(xiàn)模型對RTL展開驗證工作,實踐證明了基于ESL設計方法學理論在芯片研發(fā)中具有顯著優(yōu)勢。經(jīng)統(tǒng)計,本文所實現(xiàn)模型對RTL設計者共提供64次參考和重要支持,極大提高RTL研發(fā)效率。另一方面,經(jīng)估算,與傳統(tǒng)設計流程相比本項目節(jié)省了約30%的研發(fā)時間成本。此外,應用本文TLM模型檢查出了若干傳統(tǒng)驗證方法較難發(fā)現(xiàn)的RTL錯誤。通過本課題的研究,對提高集成電路設計能力和研發(fā)效率相關方法的研究提供重要解決思路,為行為級范疇的相關建模方法的理論研究以及工程應用實踐提供有力的支持,同時為100BASE-TX以太網(wǎng)PHY的研究做出了一定貢獻。
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TN402
【圖文】：

而且可以讓軟件和硬件的集成開發(fā)以及驗計方法可以加速驗證工作。驗證人員在 RT，并且可以利用模型在 RTL 驗證的各個層電路系統(tǒng)，因抽象級別高于設計，便可以描工作。往往越復雜的電路使用此方法學進時間[31]。建模所介紹的關于 ESL 的描述主要的側重點在若想踐行 ESL 設計，其必定與事務級建模(T到的“事務”一詞，在許多文獻中也被稱作件之間的一次交互行為的一種抽象的描述，。其中數(shù)據(jù)交互不局限于數(shù)據(jù)大小或者數(shù)據(jù)等情況[32]。

圖 2.3 OSI 模型結構示意圖（1）物理層：本層的主要功能是一方面，將上層協(xié)議中的數(shù)字信號的數(shù)據(jù)擬信號，進而傳送至實體介質(zhì)上。另一方面，將實體介質(zhì)傳送過來的模擬信數(shù)字信號的數(shù)據(jù)信息傳輸至協(xié)議的上層。（2）數(shù)據(jù)鏈路層：本層的主要功能在于對傳輸?shù)臄?shù)據(jù)信息進行例如錯誤檢等操作，從而盡可能的提高數(shù)據(jù)傳輸?shù)目煽啃�。�?）網(wǎng)絡層：本層的主要功能是提供諸如路由選擇、網(wǎng)絡連接等操作，從低層非常具體的物理傳送相對于高層變得透明化起來。（4）傳輸層：本層的功能可以簡單理解為，將下層傳輸來的數(shù)據(jù)信息進行傳輸至上層。同時，將上層傳輸過來的數(shù)據(jù)分段信息進行打散進而傳輸給下（5）會話層：本層主要功能在于可以對兩個不同的進程間的會話連接提供建、以及結束等操作。本層的數(shù)據(jù)主要與傳輸層交互，是通過設備端口號進行（6）表示層：本層的主要功能是為正在網(wǎng)絡通訊之中的兩個設備，提供其

圖 2.4 100BASE-TX 大體結構圖圖 2.4 所示，為 100BASE-TX 模型的大體結構圖，因為本文主要的研即物理層，所以我們主要研究對象是 100BASE-TX 結構中關于 PHY 層ASE-TX 的 PHY 主要組成部分是三個子層：即首先是物理編碼子層（間是物理介質(zhì)連接子層（PMA），再者還有物理介質(zhì)相關子層（PMHY 直接相關連的是兩個接口：其中一個即是位于 PHY 上層的介質(zhì)無，另一個則是位于 PHY 下層的介質(zhì)相關接口（MDI）[47]。面我們從 MII 到 PHY 再到 MDI 進行簡單介紹。實際工程中不一定每系統(tǒng)的功能都嚴格按照此結構進行劃分，但一定是大體符合此結構的口通常由兩部分組成：一方面是 PHY 與數(shù)據(jù)鏈路層中的 MAC 子層之還有一部分是 PHY 與站管理實體相連接的部分。緊接著，進入 PHY 子層的主要功能是進行相關數(shù)據(jù)編碼以及解碼工作。100BASE-TX 的 在此子層進行，值得一提的是，此處的編碼是以太網(wǎng)技術中非常重要往決定以太網(wǎng)的數(shù)據(jù)信息傳速速率。然后進入 PHY 層的中間子層 PM

【參考文獻】

相關期刊論文 前3條

1 鐘麗;劉彥;余思洋;謝中;;嵌入式系統(tǒng)芯片中SM2算法軟硬件協(xié)同設計與實現(xiàn)[J];計算機應用;2015年05期

2 董海青;;集成電路發(fā)展概述[J];科技信息;2011年32期

3 閆沫;張媛;;基于SystemVerilog語言的設計驗證技術[J];現(xiàn)代電子技術;2008年06期

相關碩士學位論文 前10條

1 錢晨;基于SystemC的微納衛(wèi)星星載計算機建模和故障注入研究[D];南京理工大學;2017年

2 魏珂;中國集成電路產(chǎn)業(yè)市場結構與績效研究[D];杭州電子科技大學;2017年

3 謝劍楠;基于SystemC的1553B總線事務級模型設計[D];哈爾濱工業(yè)大學;2015年

4 曹快;異構多核系統(tǒng)的混合精度模型設計與研究[D];合肥工業(yè)大學;2015年

5 王宗炎;基于OVP的多核處理器系統(tǒng)級建模與評估[D];復旦大學;2014年

6 梁崇;基于SystemVerilog的CBCT圖像重建中關鍵模塊的建模[D];哈爾濱工業(yè)大學;2013年

7 周宇;10GEPON OLT MAC子層的設計實現(xiàn)及系統(tǒng)仿真驗證[D];電子科技大學;2010年

8 李偉;10G EPON物理層的設計與實現(xiàn)[D];電子科技大學;2010年

9 馬自姣;基于TTA架構的ESL建模和仿真[D];天津大學;2009年

10 桑濤;AVS視頻解碼器行為級模型設計[D];山東大學;2009年

本文編號：2745711