發(fā)布時間：2020-07-07 06:58

【摘要】：運算放大器是模擬集成電路中重要的基礎模塊。由于許多電子產(chǎn)品采用便攜式電池供電,低壓軌至軌電路已成為模擬電路設計的必然趨勢。當電源電壓降低時,運放的輸入輸出信號擺幅不斷降低,從而影響整體電路的正常工作。為了提高運放的信噪比,迫切需求運放的輸入輸出動態(tài)范圍達到軌至軌。本論文在研究國內(nèi)外軌至軌運放工作原理的基礎上,設計了一個1.2V恒跨導軌至軌的三級運算放大器。運放的偏置電路采用電阻自偏置的共源共柵電流源,為運放各模塊提供合適的靜態(tài)工作點;輸入級采用基于改進型最大電流選擇電路的互補差分對結構,能夠實現(xiàn)共模輸入范圍達到軌至軌并且保證輸入級跨導恒定,并采用共源共柵結構提高輸入級的增益;輸出級采用自適應負載的AB類輸出級,可以實現(xiàn)輸出電壓擺幅達到軌至軌和精確的靜態(tài)電流控制;相位補償電路采用嵌套式密勒補償以保證整個電路工作在穩(wěn)定狀態(tài);另外,本論文設計了一個帶隙基準電壓源,利用線性化補償方法進行高階溫度曲率補償,可以為運放提供穩(wěn)定的偏置電壓�；跇藴�0.18μm CMOS工藝,利用仿真軟件對帶隙基準電壓源和運算放大器進行仿真和分析。仿真結果表明,帶隙基準電壓源的溫度系數(shù)達到6.95ppm/℃,溫度性能良好;在100p F的電容和2k?的電阻并聯(lián)負載下,運算放大器的輸入輸出動態(tài)范圍達到軌至軌,跨導變化率為4.6%,開環(huán)增益達到109.6d B,單位增益帶寬為3.3MHz,相位裕度為61.1°,共模抑制比為118.6d B,各項性能指標均達到預期要求。
【學位授予單位】：哈爾濱理工大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TN722.77
【圖文】：

NMOS管的I-V特性曲線

Fig.2-4 Simplified and small signal model of MOS tube高頻小信號電路時，需要考慮到各種寄生器件的影響，完型如圖 2-5 所示。gsC、dgC、gbC分別是柵極與源級、漏sbC 、dbC 是襯底和源級、漏極之間的結電容。

Fig.2-5 Complete and small signal model of MOS tube放大器的基本結構框圖放大器通常是差動輸入-單端輸出的高增益放大器，其基本結差分輸入電路、高增益放大級、輸出緩沖級和補償電路這 5 示。

【參考文獻】

相關期刊論文 前8條

1 李曉潮;周志新;葉雋;郭東輝;;0.18μm CMOS工藝下全擺幅恒跨導放大器設計[J];華中科技大學學報(自然科學版);2014年04期

2 馬玉杰;高俊麗;后永奇;耿曉勇;楊建紅;;3.3V/0.18μm恒跨導軌對軌CMOS運算放大器的設計[J];電子技術應用;2012年11期

3 郭曉玲;明平軍;;集成運算放大器的特性及應用[J];信息技術;2011年08期

4 劉華珠;黃海云;宋瑞;;低功耗軌至軌CMOS運算放大器設計[J];半導體技術;2011年06期

5 郭寶增;張玉波;;一種低壓低功耗襯底驅動軌至軌運算放大器設計[J];微型機與應用;2011年03期

6 徐勇;趙斐;黃德強;聶典;閔銳;;新型軌到軌斬波穩(wěn)定運算放大器設計[J];軍事通信技術;2009年04期

7 張海軍;朱樟明;楊銀堂;張寶君;;一種基于襯底驅動技術的0.8V高性能CMOS OTA[J];電子器件;2006年02期

8 朱磊,楊銀堂,朱樟明,付永朝;低壓CMOS帶隙電壓基準源設計[J];固體電子學研究與進展;2005年02期

相關碩士學位論文 前10條

1 班博;多級運算放大器頻率補償方案的研究[D];北方工業(yè)大學;2015年

2 戚穎;低壓帶隙基準電路[D];安徽大學;2015年

3 張永水;軌至軌自動調(diào)零運算放大器的分析與設計[D];廈門大學;2014年

4 何江燕;運算放大器制作工藝和版圖設計關鍵問題的研究[D];天津大學;2012年

5 彭新朝;高增益恒跨導低失調(diào)軌至軌運算放大器的設計[D];華南理工大學;2012年

6 張玉波;基于襯底驅動的低壓低功耗軌至軌COMS運算放大器設計[D];河北大學;2011年

7 張靜;CMOS低壓微功耗折疊式共源—共柵運放設計[D];江蘇大學;2010年

8 潘學文;低壓低功耗全擺幅CMOS運算放大器設計與仿真[D];中南大學;2009年

9 王召;CMOS Rail-to-Rail運算放大器的分析與設計[D];西北大學;2008年

10 張揚;一種低壓軌至軌輸入/輸出穩(wěn)定跨導運算放大器的設計[D];西南交通大學;2008年

本文編號：2744799