【摘要】：700 V高壓BCD工藝是近幾年國內(nèi)外晶圓生產(chǎn)廠重點(diǎn)開發(fā)的工藝平臺,其廣泛應(yīng)用于模擬IC(集成電路)中的電源管理、電機(jī)驅(qū)動、汽車電子和工業(yè)控制等領(lǐng)域。相比于傳統(tǒng)設(shè)計方案所采用的控制芯片加分立功率管的“二合一”方式,700V BCD工藝通常具有低成本、易封裝、易設(shè)計和芯片外圍更精簡等優(yōu)勢。高壓BCD工藝中的核心器件按應(yīng)用可分為高壓開關(guān)功率管和高壓啟動功率管。其中高壓開關(guān)功率管通常采用高壓LDMOS(Lateral Double diffused MOS),在保持高耐壓的同時減小其比導(dǎo)通電阻Ron,sp(導(dǎo)通電阻×面積)是其主要研究方向。RESURF(降低表面電場)技術(shù)是高壓LDMOS的核心技術(shù),國內(nèi)外的相關(guān)研究主要圍繞著Double RESURF技術(shù)、Triple RESURF技術(shù)以及超結(jié)(Super Junction)技術(shù)進(jìn)行,通過各種結(jié)構(gòu)的變形優(yōu)化器件的擊穿電壓和比導(dǎo)通電阻。高壓啟動器件普遍使用高壓JFET(結(jié)型場效應(yīng)晶體管),其主要研究方向?yàn)?在獲得高耐壓的前提下追求較小的夾斷電壓(也稱關(guān)斷電壓)和低漏誘生勢壘降低(DIBL)效應(yīng)。本文的主要創(chuàng)新點(diǎn)針對兩類高壓場控功率器件,包括:首先,提出了一類700V超低比導(dǎo)通電阻的雙p埋層(DB)雙通道n LDMOS(DB-nLDMOS),包括源端非隔離型(NISO)與隔離型(ISO)兩種結(jié)構(gòu)。針對這類結(jié)構(gòu),提出了一個導(dǎo)通電阻解析模型,提出了導(dǎo)通電阻優(yōu)化技術(shù)和源端自隔離技術(shù)。其次,提出了一類700 V低夾斷電壓的nJFET,包括兩種結(jié)構(gòu)的700 V nJFET。同時提出了一種獲得低夾斷電壓、低DIBL效應(yīng)的關(guān)鍵技術(shù)。本文的主要工作如下:第一,提出了超低比導(dǎo)通電阻的700 V NISO DB-nLDMOS和ISO DB-nLDMOS。首先,通過推導(dǎo)器件在深線性區(qū)的導(dǎo)通電阻解析模型找出了優(yōu)化Ron,sp的方向。接著,引入一種降低器件Ron,sp的關(guān)鍵技術(shù),包括兩方面:一是在工藝上限制P埋層注入后長時間的高溫?zé)犷A(yù)算,二是從結(jié)構(gòu)上優(yōu)化器件的Neck(雙P埋層之間及上方的漂移區(qū))區(qū)域的尺寸。這兩項(xiàng)導(dǎo)通電阻優(yōu)化技術(shù)使非隔離型和隔離型結(jié)構(gòu)分別獲得了800 V和780 V的擊穿電壓、11.5?·mm2和11.2?·mm2的比導(dǎo)通電阻,這是截止論文發(fā)表時已報道過的同類技術(shù)中的最優(yōu)值。此外ISO DB-nLDMOS引入了一種高壓LDMOS自隔離技術(shù),即通過分離地注入N阱漂移區(qū),再通過橫擴(kuò)后連接使其在Neck區(qū)域的漂移區(qū)擁有較低的漂移區(qū)濃度,抑制了鳥嘴下方電場隨漏源電壓增加而迅速聚集的效應(yīng),從而獲得了源端可浮動的高的擊穿電壓。第二,提出低夾斷電壓700 V nJFET。其中包括雙埋層Triple RESURF n型JFET(DB-nJFET)和薄溝道Triple RESURF n型JFET(TCT-nJFET)。兩種結(jié)構(gòu)均采用一種獲得低夾斷電壓、低DIBL效應(yīng)的關(guān)鍵技術(shù),即在不增加額外層次前提下,在JFET溝道區(qū)引入p型層以降低溝道厚度,這樣帶來的好處是:增加了柵源電壓對溝道區(qū)的控制能力,從而使器件獲得了低的夾斷電壓和低的DIBL效應(yīng)。實(shí)驗(yàn)結(jié)果顯示在漏端電壓為500 V時,DB-nJFET獲得了30 V的夾斷電壓,5.7%的DIBL靈敏度和2.6 mA的飽和電流;TCT-nJFET獲得了24 V的夾斷電壓,3.5%的DIBL靈敏度和2.3 mA的飽和電流。此外這兩種結(jié)構(gòu)均獲得了800 V的關(guān)態(tài)擊穿電壓和650 V左右的開態(tài)擊穿電壓。與傳統(tǒng)結(jié)構(gòu)相比,這兩種結(jié)構(gòu)均具有低夾斷電壓、低DIBL效應(yīng)、高耐壓和大的飽和電流等特點(diǎn)。在前述兩種高壓JFET基礎(chǔ)上,提出了一種低損耗、低成本的高壓啟動電路,由于將700 V非獨(dú)立型nJFET與40 V pJFET相結(jié)合,使其與傳統(tǒng)的方案相比不僅節(jié)省了大量的版圖面積,也使啟動模塊的關(guān)斷損耗更低、關(guān)斷漏電流更加穩(wěn)定。第三,提出了一種雙通道分段陽極橫向絕緣柵雙極型晶體管(DSA-LIGBT)。該器件結(jié)合了傳統(tǒng)的LIGBT和Triple RESURF LDMOS的優(yōu)點(diǎn),使其獲得了低的比導(dǎo)通電阻、低的轉(zhuǎn)折電壓(VST)和快的關(guān)斷速度(Toff)。通過設(shè)計n型陽極和p型陽極的比例及寬度來優(yōu)化比導(dǎo)通電阻和轉(zhuǎn)折電壓。實(shí)驗(yàn)結(jié)果顯示,該器件的轉(zhuǎn)折電壓只有0.9 V,且在陽極電壓VA等于0.9 V和3 V條件下,比導(dǎo)通電阻分別只有11.7?·mm2和3.6?·mm2,在已報道的同類型結(jié)構(gòu)中具有一定的優(yōu)勢。同時該器件也獲得了800 V的陽極擊穿電壓和180 ns的關(guān)斷速度。第四,通過將以上高壓器件與中低壓MOS管、BJT以及各種電阻電容等器件集成,本文提出并成功實(shí)現(xiàn)了一套先進(jìn)的0.35μm700VBCD工藝。該套工藝主要優(yōu)點(diǎn)如下:第一,功率管具有800 V的耐壓和11.7?·mm2的比導(dǎo)通電阻,這個結(jié)果屬于國內(nèi)領(lǐng)先和國際先進(jìn)水平。第二,工藝簡單,生產(chǎn)效率高。因較少的工序且僅需12張掩膜板。第三,易實(shí)現(xiàn),無需外延等特殊材料,也無特殊工序要求。第四,高集成度,在0.35μm后道工序下實(shí)現(xiàn)。第五,良好的可靠性和滿足量產(chǎn)化的高良率。
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：博士
【學(xué)位授予年份】：2015
【分類號】：TN386

【相似文獻(xiàn)】

相關(guān)期刊論文 前7條

1 司佑智;BCD比例乘法器在當(dāng)量變換中的應(yīng)用[J];電子技術(shù)應(yīng)用;1989年04期

2 朱向軍;;單片機(jī)BCD顯示計數(shù)器的探討[J];中國校外教育;2010年20期

3 周日貴;張滿群;吳茜;施洋;;新型BCD加法器及其可逆邏輯實(shí)現(xiàn)[J];華東交通大學(xué)學(xué)報;2011年04期

4 劉靜波;;基于單片機(jī)的四位BCD編碼器電路設(shè)計[J];現(xiàn)代電子技術(shù);2006年18期

5 Chris Jones;;用FPGA構(gòu)成簡單的BCD加法器的方法[J];電子設(shè)計技術(shù);1996年06期

6 潘思省;;一種擴(kuò)展LSI用途的筆劃—BCD譯碼器CH294[J];集成電路應(yīng)用;1987年02期

7 ;[J];;年期

相關(guān)重要報紙文章 前1條

1 記者井波;明年7月底前完成BCD級危房改造[N];新疆日報(漢);2008年

相關(guān)博士學(xué)位論文 前1條

1 毛q;700V BCD高壓場控功率器件及集成技術(shù)研究[D];電子科技大學(xué);2015年

本文編號：2739642