【摘要】：當(dāng)代數(shù)字電路的速度增長(zhǎng)迅速,數(shù)據(jù)轉(zhuǎn)換器(ADC/DAC)作為連接數(shù)字信號(hào)和模擬信號(hào)的接口,對(duì)它的速度和性能也有了更高的要求,成為一個(gè)研究的熱點(diǎn)。而且數(shù)據(jù)轉(zhuǎn)換器在無(wú)線通信、高清視頻等多個(gè)領(lǐng)域內(nèi)被廣泛使用,是影響系統(tǒng)性能的重要模塊。本論文針對(duì)電流源靜態(tài)失配誤差對(duì)DAC靜態(tài)性能以及動(dòng)態(tài)性能的影響,采用中芯國(guó)際(SMIC)40nm工藝設(shè)計(jì)一款10位10GSPS D/A轉(zhuǎn)換器,調(diào)研已知的電流源陣列布局方案,通過(guò)仿真設(shè)計(jì)最優(yōu)化的電流源陣列布局,除此之外還包括動(dòng)態(tài)元素校準(zhǔn)(DEM)的學(xué)習(xí)與應(yīng)用,利用DEM技術(shù)消除輸出誤差與輸入數(shù)字碼之間的相關(guān)性,以求利用DEM優(yōu)化DAC的輸出結(jié)果,最后講述了其他對(duì)靜態(tài)失配誤差有減弱或消除作用的校準(zhǔn)方法,如自校準(zhǔn)、隨機(jī)時(shí)鐘全校準(zhǔn)等。文章的最后介紹了DAC實(shí)現(xiàn)中不可少的電路的設(shè)計(jì),如譯碼電路、單位電流源電路、開關(guān)驅(qū)動(dòng)電路。本論文首先介紹了DAC的工作原理;選擇了當(dāng)下使用較為廣泛的電流舵型的DAC;其次作為確定靜態(tài)失配誤差模型的前提,研究分段對(duì)DAC性能的影響后,對(duì)10位的DAC進(jìn)行了分段,在通過(guò)MATLAB建模、仿真和分析以及綜合考慮了DAC的INL、DNL、毛刺以及面積等關(guān)鍵因素的基礎(chǔ)上,最終選擇了4+3+3的分段,分段的譯碼方式不同;本文的重點(diǎn)是研究靜態(tài)失配誤差對(duì)DAC主要指標(biāo)的影響,它分為系統(tǒng)性誤差與隨機(jī)性誤差,分別對(duì)DAC的性能有著不同程度的影響;為更好地理解靜態(tài)失配誤差的來(lái)源,本文對(duì)電流源的設(shè)計(jì)方法進(jìn)行了研究,在Cadence中進(jìn)行晶體管級(jí)的電流源電路結(jié)構(gòu)的仿真,得到想要的的電流源輸出電流,設(shè)計(jì)高交叉點(diǎn)開關(guān)驅(qū)動(dòng)電路;MATLAB搭建模型主要是對(duì)不同電流源陣列排布、不同系統(tǒng)誤差和隨機(jī)誤差設(shè)置的情況下對(duì)“4+3+3”分段的DAC進(jìn)行了仿真,從仿真結(jié)果中得到DNL、INL、SFDR與ENOB等特性參數(shù),從而分析找到最優(yōu)化的電流源排布結(jié)構(gòu);由于電流源布局確定,所以固定的數(shù)字碼輸入就固定了輸出,也具有固定的誤差,這使得誤差與輸入相關(guān),本文研究了DEM技術(shù)以求優(yōu)化DAC的性能,除此之外還簡(jiǎn)單介紹了其他校準(zhǔn)方法對(duì)靜態(tài)失配誤差的消除或減弱;最終簡(jiǎn)單介紹了構(gòu)成DAC的其他電路模塊的設(shè)計(jì),綜合起來(lái)完成對(duì)10位DAC的實(shí)現(xiàn)。最終得到一種優(yōu)化的電流源陣列布局,并實(shí)現(xiàn)DEM隨機(jī)化,對(duì)結(jié)合這兩個(gè)方面優(yōu)化的DAC進(jìn)行仿真,得到的結(jié)果能夠達(dá)到預(yù)期效果,具有優(yōu)化性能的作用。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類號(hào)】：TN792
【圖文】：

圖 2.1 數(shù)模轉(zhuǎn)換器的基本工作原理圖 2.1 為 DAC 的基本工作原理。DAC 輸入的是二進(jìn)制碼，經(jīng)過(guò)帶有參二進(jìn)制加權(quán)網(wǎng)絡(luò)，對(duì)應(yīng)二進(jìn)制輸入碼的每一位分配輸出，最終輸出模擬的的轉(zhuǎn)換類似一種映射。理想情況下，這樣的映射應(yīng)該是線性的，即數(shù)射點(diǎn)能夠均勻地落在某個(gè)模擬域內(nèi)，例如二進(jìn)制的 011 映射為 2.5 到 3某個(gè)實(shí)數(shù)值，并均勻分布，別的輸入碼以此類推，我們希望。對(duì)于一 DAC，輸入數(shù)字碼12210b b bbbN N ，給定基準(zhǔn)電流元RefI ，輸出模擬信號(hào) 1m0m0m0221outRef1b2b2b2)2bNNNNNI I（ （在 DAC 里，經(jīng)常提到 LSB（Least Significant Bit）與 MSB（Most Sign的概念。其中，LSB 為在理想 DAC 中數(shù)字輸入碼最低位變化導(dǎo)致的對(duì)的變化，被稱為一個(gè)最小有效位，其值為：

圖 2.2 3 位 DAC 的理想輸入輸出特性曲線器的特性參數(shù)數(shù)用于說(shuō)明 DAC 的性能，以下是其中一些較為重性參數(shù)和動(dòng)態(tài)參數(shù)。靜態(tài)性能描述的是 DAC 的輸入由 DAC 的頻率響應(yīng)和速度決定。性能參數(shù)

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 O@鴻偉;何樂年;;電流舵DAC動(dòng)態(tài)誤差分析與建模[J];機(jī)電工程;2011年07期

相關(guān)博士學(xué)位論文 前4條

1 張俊安;高速高性能直接數(shù)字頻率合成器（DDS）關(guān)鍵技術(shù)研究[D];電子科技大學(xué);2017年

2 薛曉博;高速高精度電流舵數(shù)模轉(zhuǎn)換器關(guān)鍵設(shè)計(jì)技術(shù)的研究與實(shí)現(xiàn)[D];浙江大學(xué);2014年

3 湯華蓮;高速高精度電流舵型數(shù)模轉(zhuǎn)換器關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2014年

4 程龍;高速高精度數(shù)模轉(zhuǎn)換器的動(dòng)靜態(tài)失配校準(zhǔn)及納米CMOS魯棒性設(shè)計(jì)方法研究[D];復(fù)旦大學(xué);2013年

相關(guān)碩士學(xué)位論文 前4條

1 權(quán)磊;12位高速DAC系統(tǒng)級(jí)設(shè)計(jì)與建模[D];合肥工業(yè)大學(xué);2013年

2 劉國(guó)家;高速高精度數(shù)模轉(zhuǎn)換器的設(shè)計(jì)與實(shí)現(xiàn)[D];浙江大學(xué);2012年

3 陳超;一種帶校準(zhǔn)的16位1GSPS電流舵D/A轉(zhuǎn)換器設(shè)計(jì)[D];西安電子科技大學(xué);2012年

4 姚曉亮;低電壓音頻ΔΣ數(shù)模轉(zhuǎn)換器的設(shè)計(jì)與實(shí)現(xiàn)[D];清華大學(xué);2011年

本文編號(hào)：2734842