高速高精度數(shù)模轉(zhuǎn)換器靜態(tài)失配誤差分析

發(fā)布時間：2020-06-30 04:10

【摘要】：當代數(shù)字電路的速度增長迅速,數(shù)據(jù)轉(zhuǎn)換器(ADC/DAC)作為連接數(shù)字信號和模擬信號的接口,對它的速度和性能也有了更高的要求,成為一個研究的熱點。而且數(shù)據(jù)轉(zhuǎn)換器在無線通信、高清視頻等多個領(lǐng)域內(nèi)被廣泛使用,是影響系統(tǒng)性能的重要模塊。本論文針對電流源靜態(tài)失配誤差對DAC靜態(tài)性能以及動態(tài)性能的影響,采用中芯國際(SMIC)40nm工藝設(shè)計一款10位10GSPS D/A轉(zhuǎn)換器,調(diào)研已知的電流源陣列布局方案,通過仿真設(shè)計最優(yōu)化的電流源陣列布局,除此之外還包括動態(tài)元素校準(DEM)的學(xué)習與應(yīng)用,利用DEM技術(shù)消除輸出誤差與輸入數(shù)字碼之間的相關(guān)性,以求利用DEM優(yōu)化DAC的輸出結(jié)果,最后講述了其他對靜態(tài)失配誤差有減弱或消除作用的校準方法,如自校準、隨機時鐘全校準等。文章的最后介紹了DAC實現(xiàn)中不可少的電路的設(shè)計,如譯碼電路、單位電流源電路、開關(guān)驅(qū)動電路。本論文首先介紹了DAC的工作原理;選擇了當下使用較為廣泛的電流舵型的DAC;其次作為確定靜態(tài)失配誤差模型的前提,研究分段對DAC性能的影響后,對10位的DAC進行了分段,在通過MATLAB建模、仿真和分析以及綜合考慮了DAC的INL、DNL、毛刺以及面積等關(guān)鍵因素的基礎(chǔ)上,最終選擇了4+3+3的分段,分段的譯碼方式不同;本文的重點是研究靜態(tài)失配誤差對DAC主要指標的影響,它分為系統(tǒng)性誤差與隨機性誤差,分別對DAC的性能有著不同程度的影響;為更好地理解靜態(tài)失配誤差的來源,本文對電流源的設(shè)計方法進行了研究,在Cadence中進行晶體管級的電流源電路結(jié)構(gòu)的仿真,得到想要的的電流源輸出電流,設(shè)計高交叉點開關(guān)驅(qū)動電路;MATLAB搭建模型主要是對不同電流源陣列排布、不同系統(tǒng)誤差和隨機誤差設(shè)置的情況下對“4+3+3”分段的DAC進行了仿真,從仿真結(jié)果中得到DNL、INL、SFDR與ENOB等特性參數(shù),從而分析找到最優(yōu)化的電流源排布結(jié)構(gòu);由于電流源布局確定,所以固定的數(shù)字碼輸入就固定了輸出,也具有固定的誤差,這使得誤差與輸入相關(guān),本文研究了DEM技術(shù)以求優(yōu)化DAC的性能,除此之外還簡單介紹了其他校準方法對靜態(tài)失配誤差的消除或減弱;最終簡單介紹了構(gòu)成DAC的其他電路模塊的設(shè)計,綜合起來完成對10位DAC的實現(xiàn)。最終得到一種優(yōu)化的電流源陣列布局,并實現(xiàn)DEM隨機化,對結(jié)合這兩個方面優(yōu)化的DAC進行仿真,得到的結(jié)果能夠達到預(yù)期效果,具有優(yōu)化性能的作用。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2018
【分類號】：TN792
【圖文】：

均勻分布,數(shù)模轉(zhuǎn)換器,基本工作原理

圖 2.1 數(shù)模轉(zhuǎn)換器的基本工作原理圖 2.1 為 DAC 的基本工作原理。DAC 輸入的是二進制碼，經(jīng)過帶有參二進制加權(quán)網(wǎng)絡(luò)，對應(yīng)二進制輸入碼的每一位分配輸出，最終輸出模擬的的轉(zhuǎn)換類似一種映射。理想情況下，這樣的映射應(yīng)該是線性的，即數(shù)射點能夠均勻地落在某個模擬域內(nèi)，例如二進制的 011 映射為 2.5 到 3某個實數(shù)值，并均勻分布，別的輸入碼以此類推，我們希望。對于一 DAC，輸入數(shù)字碼12210b b bbbN N ，給定基準電流元RefI ，輸出模擬信號 1m0m0m0221outRef1b2b2b2)2bNNNNNI I（（在 DAC 里，經(jīng)常提到 LSB（Least Significant Bit）與 MSB（Most Sign的概念。其中，LSB 為在理想 DAC 中數(shù)字輸入碼最低位變化導(dǎo)致的對的變化，被稱為一個最小有效位，其值為：

曲線,輸入輸出特性,曲線,參數(shù)數(shù)