【摘要】：功率MOSFET(Metal Oxide Semiconductor Filed-effect Transistor)具有開關(guān)速度快、輸入阻抗高、熱穩(wěn)定性好等優(yōu)良性能,在電源管理等智能功率集成電路方面?zhèn)涫荜P(guān)注�，F(xiàn)今新能源汽車、工業(yè)自動化、物聯(lián)網(wǎng)設(shè)備等終端市場對功率MOSFET器件的性能要求也越來越高。屏蔽柵SG VDMOS(Shield-gate Vertical Double-diffused Metal Oxide Semiconductor)器件中的分離柵電極有以下兩個作用,一方面作為體內(nèi)多晶場板輔助耗盡漂移區(qū)從而優(yōu)化器件漂移區(qū)電場分布,另一方面減小柵電極和漏電極之間的交疊面積以降低柵漏電容,因此該類器件兼具低比導(dǎo)通電阻和低柵電荷的優(yōu)點(diǎn)。國內(nèi)外研究人員在該類器件的工作特點(diǎn)、實(shí)現(xiàn)工藝、新結(jié)構(gòu)等多方面進(jìn)行了深入研究,但迄今為止仍然沒有完善的模型能夠?qū)舸╇妷�、比�?dǎo)通電阻和柵電荷這三個最重要的參數(shù)相結(jié)合,也沒有完整的理論用于指導(dǎo)如何對該類器件進(jìn)行設(shè)計。本課題主要創(chuàng)新點(diǎn)、主要工作內(nèi)容和主要結(jié)論如下:其一,本課題建立了屏蔽柵VDMOS器件的最低優(yōu)值FOM(Figure of Merit)模型,此模型可用于指導(dǎo)該類器件在給定工藝條件下的最低優(yōu)值設(shè)計。具體包括以下三點(diǎn):第一,將屏蔽柵SG VDMOS抽象為具有體內(nèi)場板的小尺寸縱向器件,針對該類器件的關(guān)態(tài)電場分布進(jìn)行研究,在新的邊界條件下得到該類器件的漂移區(qū)電場表達(dá)式,表達(dá)式能夠與仿真結(jié)果很好的擬合;第二,基于所得到的漂移區(qū)電場分布表達(dá)式,結(jié)合實(shí)際工藝制造過程所存在的容差問題提出新的體內(nèi)場優(yōu)化判據(jù),并借助數(shù)學(xué)工具得到器件的漂移區(qū)優(yōu)化濃度表達(dá)式;第三,提出本征柵電荷Q_I(the Intrinsic Gate Charge)概念,可將復(fù)雜的SG VDMOS器件電容轉(zhuǎn)化為對器件尺寸的研究,在無需關(guān)注器件柵電荷具體值的前提下研究器件的優(yōu)值FOM變化規(guī)律,基于所提出的本征柵電荷Q_I,可以得到器件優(yōu)值FOM的表達(dá)式以及與器件FOM變化規(guī)律完全一致的優(yōu)化函數(shù)f表達(dá)式,利用優(yōu)化函數(shù)f和數(shù)學(xué)軟件即獲得最低FOM的漂移區(qū)硅層寬度W_s設(shè)計公式;其二,基于所建立的最低優(yōu)值FOM模型,本課題還提出了兩種方法對器件進(jìn)行優(yōu)化,包括設(shè)置多層外延層優(yōu)化漂移區(qū)電場分布來提高擊穿電壓和在溝道與漂移區(qū)交界處設(shè)置Nbuffer層來降低比導(dǎo)通電阻,仿真結(jié)果顯示兩種方法效果良好。其三,本課題基于所提出的最低優(yōu)值FOM模型實(shí)現(xiàn)了SG VDMOS器件的最低優(yōu)值FOM設(shè)計,利用最低優(yōu)值FOM模型所提出的硅層寬度和漂移區(qū)濃度的兩個設(shè)計公式在給定的工藝條件下獲得最優(yōu)硅層寬度和及對應(yīng)的最優(yōu)漂移區(qū)濃度。所制得的擊穿電壓35 V的SG VDMOS器件比導(dǎo)通電阻為4.4 mΩ?mm~2,低于傳統(tǒng)一維“硅極限”28.6%,其柵漏電荷僅為11.2 nC。
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2019
【分類號】：TN386
【圖文】：

功率半導(dǎo)體器件分類

017年功率半導(dǎo)體分立器件市場規(guī)模

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 孫偉鋒;張波;肖勝安;蘇巍;成建兵;;功率半導(dǎo)體器件與功率集成技術(shù)的發(fā)展現(xiàn)狀及展望[J];中國科學(xué):信息科學(xué);2012年12期

本文編號：2732024