【摘要】：隨著集成電路設(shè)計(jì)邁向更小的CMOS工藝節(jié)點(diǎn),功耗與面積減小的同時(shí),電路工作速度也更快。但是由于器件增益以及電源電壓的減小使得電壓裕度及信號(hào)擺幅受限,模擬集成電路性能的提升受到極大約束,并且隨著工藝失配相對(duì)誤差的增大,模擬電路版圖設(shè)計(jì)變得更困難。相比之下,工藝節(jié)點(diǎn)減小對(duì)數(shù)字集成電路性能的提升影響較小,因?yàn)閿?shù)字標(biāo)準(zhǔn)單元在工藝波動(dòng)下也能穩(wěn)定的工作,并且版圖通過自動(dòng)布局布線生成,體現(xiàn)出更顯著的優(yōu)勢,這使得模擬電路的數(shù)字化漸漸成為研究熱點(diǎn)。本文研究的基于統(tǒng)計(jì)原理的隨機(jī)模數(shù)轉(zhuǎn)換技術(shù)為全數(shù)字化ADC提供了一種可行的方案。為了突破傳統(tǒng)ADC工作方式中的固有模擬特征,本文研究將信息載體從電壓幅度轉(zhuǎn)換到統(tǒng)計(jì)數(shù)據(jù)的統(tǒng)計(jì)原理量化方法。與傳統(tǒng)模擬電路不同,本電路因符合統(tǒng)計(jì)規(guī)律,反而受益于小工藝尺寸下日益嚴(yán)重的失配、失調(diào)問題。本設(shè)計(jì)采用數(shù)字標(biāo)準(zhǔn)單元構(gòu)建核心電路,徹底代替模擬放大器和片上無源器件,因此兼容數(shù)字流程,具有設(shè)計(jì)周期短,可移植性強(qiáng)的優(yōu)點(diǎn)。本文基于數(shù)字標(biāo)準(zhǔn)單元完成了ADC電路中全數(shù)字比較器以及參考電壓產(chǎn)生器等核心電路設(shè)計(jì),并使用最小尺寸交叉耦合NAND構(gòu)建的數(shù)字比較器陣列、數(shù)字碼控制的參考電壓產(chǎn)生器、快速編碼電路和反高斯累積分布函數(shù)(Cumulative Distribution Function,CDF)校準(zhǔn)電路組成一個(gè)隨機(jī)模數(shù)轉(zhuǎn)換通道。在詳細(xì)對(duì)比分析多種數(shù)字比較器的基礎(chǔ)上,通過設(shè)計(jì)電路結(jié)構(gòu),實(shí)現(xiàn)了模數(shù)轉(zhuǎn)換通道工作范圍的擴(kuò)展;提出一種可以快速處理大量一位數(shù)據(jù)的華萊士樹流水線加法器(Wallace Tree Pipeline Adder,WTPA),依照指標(biāo)可以選擇插入三級(jí)、五級(jí)、七級(jí)流水線,相比傳統(tǒng)樹形加法器提高了運(yùn)算速度,減小了功耗與面積;設(shè)計(jì)基于查找表的反高斯CDF校準(zhǔn)模塊,可用于校準(zhǔn)通道傳輸函數(shù)線性度,使通道輸出的信噪失真比提升5.33dB;提出使用多通道結(jié)構(gòu),計(jì)算最優(yōu)通道間距,并建立Simulink系統(tǒng)級(jí)模型研究通道特性,仿真多通道結(jié)構(gòu)的隨機(jī)ADC,驗(yàn)證了多通道結(jié)構(gòu)可以擴(kuò)展輸入信號(hào)范圍,并提高系統(tǒng)轉(zhuǎn)換精度與線性度;完成了隨機(jī)ADC依照數(shù)字流程的自動(dòng)布局布線與版圖設(shè)計(jì)。本文研究基于統(tǒng)計(jì)原理的新型可綜合隨機(jī)ADC架構(gòu)工作原理,基于SMIC 180nm工藝設(shè)計(jì)了一種全數(shù)字ADC,對(duì)Simulink系統(tǒng)級(jí)模型仿真的結(jié)果顯示,八通道隨機(jī)ADC可達(dá)到有效位數(shù)4.87位,信噪比32.56dB。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類號(hào)】：TN792
【圖文】：

隨機(jī)參考電壓 CDF 曲線，比較器陣列輸出之和等結(jié)果，直觀展現(xiàn)隨機(jī) ADC的統(tǒng)計(jì)量化原理。圖3.8 隨機(jī) ADC 的 Matlab 函數(shù)模型仿真設(shè)置一組基本參數(shù) miu=0，sigma=1，num=1024，代表隨機(jī) ADC 原理函數(shù)模型中的樣本值為 1024 個(gè)，且樣本服從標(biāo)準(zhǔn)正態(tài)分布，輸入信號(hào) vin 的掃描范圍定為-4到 4，對(duì)模型進(jìn)行仿真，得到的結(jié)果如圖 3.8 中的各圖所示，vref 在均值 0 附近波動(dòng)，其統(tǒng)計(jì)直方圖輪廓

(a) 五通道 Matlab 函數(shù)模型仿真(b) 九通道 Matlab 函數(shù)模型仿真圖3.9 五通道與九通道的 Matlab 函數(shù)模型仿真首先掃描通道個(gè)數(shù) num，即在同樣的 miu 數(shù)值范圍 0.4 到 1.2 之間，第一次均勻設(shè)置 5 個(gè) miu 值，且單組通道 num=1024，第二次均勻設(shè)置 9 個(gè) miu 值，且單組通道num=512，得到的圖線如圖 3.9 所示。結(jié)合圖(a)(b)中的隨機(jī)參考電壓分布直方圖與隨機(jī)參考電壓 PDF 曲線，根據(jù)參數(shù)設(shè)置的條件可知，5 個(gè) miu 值比較器的總數(shù)大于 9個(gè) miu 值比較器的總數(shù)

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 戴惠明;陳群超;陳金伙;;基于Latch的CMOS動(dòng)態(tài)比較器的研究[J];中國集成電路;2011年05期

相關(guān)碩士學(xué)位論文 前1條

1 王偉;分辨率可配置型高速SAR ADC的研究與設(shè)計(jì)[D];電子科技大學(xué);2016年

本文編號(hào)：2712853