發(fā)布時(shí)間：2020-06-10 08:23

【摘要】：隨著信息科技的不斷發(fā)展,密碼芯片在保證信息安全起著至關(guān)重要的作用,其應(yīng)用場景無處不在求。密碼芯片實(shí)現(xiàn)采用可重構(gòu)方式兼?zhèn)渫ㄓ锰幚砥餍阅芨吆蛯Ｓ眉呻娐缝`活性高的特點(diǎn)。構(gòu)建可重構(gòu)密碼處理器的仿真模型在硬件開發(fā)早期有利于進(jìn)行設(shè)計(jì)評(píng)估,在硬件開發(fā)后期有利于驗(yàn)證算法與硬件設(shè)計(jì)的正確性,其難點(diǎn)在于如何設(shè)計(jì)仿真器使其滿足硬件前后期的開發(fā)需求。本文設(shè)計(jì)的可重構(gòu)密碼仿真器是基于粗粒度可重構(gòu)密碼架構(gòu)進(jìn)行模型建立,通過可重構(gòu)密碼系統(tǒng)結(jié)構(gòu)劃分,分析多種分組密碼算法的特點(diǎn)和共性來設(shè)計(jì)可重構(gòu)密碼陣列中的基本算子單元。在可重構(gòu)密碼硬件設(shè)計(jì)前期,設(shè)計(jì)非周期精確可重構(gòu)密碼仿真器能夠進(jìn)行快速功能仿真,提出了可重構(gòu)密碼陣列參數(shù)化模板,通過參數(shù)化模板來改變可重構(gòu)密碼陣列,并能夠快速進(jìn)行性能估計(jì)得到當(dāng)前陣列下的各算法性能。針對確定的可重構(gòu)密碼陣列,建立周期精確仿真器模型,用來驗(yàn)證算法配置以及進(jìn)行軟硬件協(xié)同驗(yàn)證。在進(jìn)行性能估計(jì)的同時(shí),通過提取可重構(gòu)密碼陣列面積特征參數(shù),本文設(shè)計(jì)基于神經(jīng)網(wǎng)絡(luò)的可重構(gòu)密碼面積預(yù)估模型,能夠準(zhǔn)確快速預(yù)測不同可重構(gòu)密碼陣列面積信息。本文設(shè)計(jì)的面向分組密碼算法的可重構(gòu)架構(gòu)仿真器,作為可重構(gòu)架構(gòu)仿真模型,能夠快速仿真,有利于快速驗(yàn)證和修改算法配置。實(shí)驗(yàn)結(jié)果表明,其非周期精確仿真器仿真速度與VCS相比最大達(dá)到快842倍,周期精確仿真器模型周期精確無誤差;神經(jīng)網(wǎng)絡(luò)面積模型的仿真速度與DC綜合相比最大達(dá)到3668倍,且最大誤差不超過4.16%。通過上述面向分組密碼算法的可重構(gòu)架構(gòu)仿真器的設(shè)計(jì),能夠縮短可重構(gòu)密碼芯片設(shè)計(jì)開發(fā)周期。
【圖文】：

圖 2-5 分組密碼算法操作類型占比圖運(yùn)算和邏輯運(yùn)算合并為 ALU(Arithmetic Logic Unit)算子執(zhí)行，S 完成，，查找表操作通過 SBOX(Substitution Box)完成。因此，術(shù)邏輯單元 ALU、查找表 SBOX、數(shù)據(jù)移位網(wǎng)絡(luò) BENES、多路

AES算法性能和資源統(tǒng)計(jì)圖
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類號(hào)】：TN918.1;TN47

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 包志忠;魯亞楠;樊恩辰;李可生;楊博;沙金;李麗;潘紅兵;;可重構(gòu)專用處理器周期精確建模[J];微電子學(xué)與計(jì)算機(jī);2015年03期

本文編號(hào)：2706040