【摘要】：H.264/AVC作為經(jīng)典的視頻編解碼標(biāo)準(zhǔn),在視頻圖像壓縮傳輸領(lǐng)域具有不可替代的地位。然而H.264編碼算法計(jì)算復(fù)雜度高,使用純軟件方案難以滿(mǎn)足實(shí)時(shí)編解碼的要求。因此,需使用FPGA器件實(shí)現(xiàn)編碼器電路進(jìn)行加速。幀間預(yù)測(cè)作為H.264標(biāo)準(zhǔn)的關(guān)鍵性技術(shù)之一,其計(jì)算量大。針對(duì)這一問(wèn)題,本文使用SoC-FPGA進(jìn)行軟硬件協(xié)同設(shè)計(jì),使用ARM硬核運(yùn)行Linux系統(tǒng),實(shí)現(xiàn)對(duì)視頻碼流的采集、調(diào)度和系統(tǒng)整體的控制;使用硬件電路對(duì)算法進(jìn)行加速,提高了系統(tǒng)的實(shí)時(shí)性。本文首先對(duì)H.264標(biāo)準(zhǔn)中各關(guān)鍵技術(shù)的工作原理進(jìn)行了介紹分析,重點(diǎn)分析了整像素運(yùn)動(dòng)估計(jì)技術(shù)與分像素運(yùn)動(dòng)估計(jì)技術(shù),并使用SoC-FPGA平臺(tái)進(jìn)行電路實(shí)現(xiàn)。針對(duì)上述模塊的特點(diǎn),采用8×8大小子塊作為樹(shù)狀分割最小單元,降低計(jì)算量,減小硬件資源消耗,同時(shí)提出了一種改進(jìn)的并行數(shù)據(jù)處理硬件電路,提升了數(shù)據(jù)吞吐。該電路使用4×4塊大小進(jìn)行運(yùn)算,結(jié)合像素插值時(shí)數(shù)據(jù)處理特點(diǎn),將垂直方向像素塊數(shù)據(jù)合并處理。因此相對(duì)傳統(tǒng)結(jié)構(gòu)減小了硬件資源消耗及數(shù)據(jù)處理周期,提高了編碼效率。本文基于A(yíng)ltera公司SoC-FPGA CycloneV 5CSEMA5F31C6N型號(hào)進(jìn)行了實(shí)現(xiàn),完成了H.264視頻壓縮編碼軟硬件協(xié)同系統(tǒng)設(shè)計(jì)。針對(duì)編碼過(guò)程中幀間預(yù)測(cè)模塊進(jìn)行RTL級(jí)代碼實(shí)現(xiàn),并使用Modelsim對(duì)電路進(jìn)行功能仿真、Quartus II工具對(duì)電路模塊進(jìn)行時(shí)序約束、電路綜合及后仿,保證電路的正確性。在A(yíng)RM硬核中運(yùn)行裁剪的嵌入式Linux系統(tǒng),并利用V4L2接口,實(shí)現(xiàn)攝像頭視頻數(shù)據(jù)的實(shí)時(shí)采集,并將采集到的數(shù)據(jù)通過(guò)AXI總線(xiàn)傳輸?shù)紽PGA端,應(yīng)用幀間預(yù)測(cè)外設(shè)硬件電路進(jìn)行加速運(yùn)算。ARM核對(duì)硬件電路運(yùn)算處理后的返回?cái)?shù)據(jù)進(jìn)行操作,對(duì)壓縮后的數(shù)據(jù)進(jìn)行存儲(chǔ)。經(jīng)測(cè)試,對(duì)640×480P@30FPS的視頻信號(hào)進(jìn)行實(shí)時(shí)數(shù)據(jù)處理時(shí),消耗資源26979個(gè)ALMs,29710個(gè)寄存器,52個(gè)M10KRAM以及31個(gè)DSP,滿(mǎn)足了項(xiàng)目預(yù)期的要求。
【圖文】：

分像素運(yùn)動(dòng)估計(jì) 7721 7634 14 26對(duì)比參考文獻(xiàn)[23]中，由于該文獻(xiàn)使用兩階段法，因此處理一個(gè)宏塊需要周期數(shù)為 1664，而本文所實(shí)現(xiàn)的硬件電路，理論上計(jì)算一個(gè)宏塊需要消耗周期數(shù)為 832，，其工作頻率可達(dá) 170MHz，性能提升顯著。表3.5 分像素運(yùn)動(dòng)估計(jì)電路性能比較表性能指標(biāo) Chen[23] 本文設(shè)計(jì)宏塊插值周期數(shù) 1664 832主頻 100MHz 170MHz截取綜合后電路圖一部分進(jìn)行分析，如圖 3.27 所示為幀間預(yù)測(cè)模塊在 Quartus 開(kāi)發(fā)軟件綜合生成的 RTL 級(jí)電路圖的一部分，現(xiàn)針對(duì)其分析，電路功能為實(shí)現(xiàn) SAT值的求取。從該圖可知，經(jīng)過(guò) Hadamard 變換后所得四路數(shù)據(jù)分別進(jìn)行求絕對(duì)值操作，之后將所得數(shù)據(jù)兩兩相加，最終求得 SATD 值，與課題設(shè)計(jì)相符合。

矢量為（5a，0d）（12，23）；四個(gè) 8×8 子塊分割模式，分像素運(yùn)動(dòng)矢量為（12，aa）（1a，03）（10，da）（60，37）即可正確實(shí)現(xiàn)該分割模式下的分像素運(yùn)動(dòng)矢量的輸出。圖3.27 分割模式及運(yùn)動(dòng)矢量輸出仿真圖圖3.28 分割模式及運(yùn)動(dòng)矢量輸出仿真圖
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類(lèi)號(hào)】：TN919.81;TN24

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 秦嶺,王煜堅(jiān),李東新,吳鎮(zhèn)揚(yáng);視頻編碼標(biāo)準(zhǔn)H.264的主要技術(shù)特點(diǎn)及其應(yīng)用前景[J];微計(jì)算機(jī)應(yīng)用;2004年04期

本文編號(hào)：2699352