發(fā)布時(shí)間：2020-05-29 19:36

【摘要】：橫向功率半導(dǎo)體器件LDMOS是集成電路中的核心器件。其最大的限制在于較大的單元面積及材料本身的“硅極限”。橫向器件不比縱向器件,LDMOS提高耐壓時(shí)增加的漂移區(qū)長度會直接體現(xiàn)在器件面積上。在縮短橫向器件尺寸上最有效也最常應(yīng)用的是槽型技術(shù),但帶有槽型的器件時(shí)常會受槽介質(zhì)本身特性的限制而無法發(fā)揮出完美的器件性能。將變K與槽型技術(shù)相結(jié)合可以在縮小器件面積時(shí)突出變K介質(zhì)的優(yōu)點(diǎn)提升器件性能。論文從理論上詳細(xì)分析變K技術(shù),結(jié)合槽型技術(shù)的優(yōu)點(diǎn)提出①帶有雙變K槽和雙RESURF垂直P柱的VK DT-PLDMOS器件結(jié)構(gòu)②帶有高K介質(zhì)槽、縱向柵極場板VFP以及高濃度N+低阻通道的VFPHK LDMOS器件結(jié)構(gòu),可在提高器件耐壓的同時(shí)降低其比導(dǎo)通電阻以打破“硅極限”。1.基于低介電常數(shù)介質(zhì)對電場的增強(qiáng)作用提出一種帶有雙導(dǎo)電溝道的VKDT-P LDMOS器件。變K雙槽的上半部的低K介質(zhì)可極大提高槽表面電場提高器件的耐壓,同時(shí)槽下半部填充的二氧化硅介質(zhì)可減緩一定的器件比導(dǎo)通電阻增大趨勢。利用雙RESURF技術(shù)在雙槽之間引入的垂直P柱可以將等勢線延伸至漂移區(qū)底部從而充分利用器件漂移區(qū),同時(shí)調(diào)制了器件體電場可進(jìn)一步提升器件的擊穿電壓還可大幅提高漂移區(qū)濃度降低比導(dǎo)通電阻。雙導(dǎo)電溝道可提供兩條電流路徑,大幅降低器件的比導(dǎo)通電阻。仿真數(shù)據(jù)分析表明,長度僅為17μm的器件可得到高達(dá)555V的擊穿電壓以及13mΩ·cm2的低比導(dǎo)通電阻。VKDT-PLDMOS的擊穿電壓較之常規(guī)結(jié)構(gòu)提升104%,比導(dǎo)通電阻較之常規(guī)結(jié)構(gòu)降低87.9%。同時(shí)對VK DT-P LDMOS器件進(jìn)行了工藝制備方案的討論與版圖的設(shè)計(jì)。2.基于高介電常數(shù)介質(zhì)極化電荷自平衡概念提出一種帶有高K介質(zhì)槽、縱向柵極場板VFP以及高濃度N+低阻通道的VFP HK LDMOS器件結(jié)構(gòu)。該結(jié)構(gòu)在漂移區(qū)內(nèi)引入了高介電常數(shù)介質(zhì)(K)槽,并在高K槽下界面引入高濃度N型摻雜的低阻通道,同時(shí)于高K槽內(nèi)引入一縱向柵極場板。開態(tài)時(shí)在靠近縱向柵極場板VFP上下兩側(cè)形成了強(qiáng)電子積累層以降低器件的比導(dǎo)通電阻,引入平行柵為器件提供了另外一條電流通路再次降低器件的比導(dǎo)通電阻,同時(shí)N+低阻通道的存在使器件的比導(dǎo)通電阻得到了進(jìn)一步的降低;關(guān)態(tài)時(shí)高K槽與縱向場板VFP同時(shí)使電力線發(fā)生水平的轉(zhuǎn)向最終都指向縱向柵極場板VFP以及部分平行柵,極大的增加器件的擊穿電壓。仿真結(jié)果顯示,VFPHK LDMOS器件耐壓高達(dá)629.1V,比導(dǎo)通電阻為38.4mΩ·cm2,功率優(yōu)值為10.31MW·cm-2。較Con.LDMOS器件耐壓和功率優(yōu)值分別增加了 61.8%和910%。較HKLR LDMOS器件比導(dǎo)通電阻降低了 53.6%,功率優(yōu)值增加了 102.6%。并探討VFP HK LDMOS器件的工藝制備方案與其版圖的設(shè)計(jì)。
【圖文】：

Ｋ逡逑６邋ｙｇｕｂ逡逑圖邋１．１邋ＤＭＧ－Ｒｅ－邋Ｓ／Ｄ邋ＳＯＩ邋ＭＯＳＦＥＴ邋剖面圖逡逑文獻(xiàn)［１８］基于對下圖１．２所示圓柱形柵極ＪＬ邋ＷＦＥＤＧ邋ＭＯＳＦＥＴ的研究提出了邋一種新逡逑穎的無結(jié)功函數(shù)高介電常數(shù)（Ｋ）雙柵ＭＯＳＦＥＴ結(jié)構(gòu)的二維分析模型，以得到短溝道閾逡逑值電壓的簡化表達(dá)式�；趯в懈撸隋澹ǎ龋妫埃玻〇艠O介質(zhì)層器件整體性能的研究，，分析逡逑得出所提結(jié)構(gòu)成功減緩了其短溝道（Ｓｈｏｒｔ邋Ｃｈ＿ｅｌ邋Ｅｆｆｅｃｔ）效應(yīng)同時(shí)顯著降低閾值電壓。逡逑并得到了分析結(jié)果與模擬結(jié)果吻合驗(yàn)證了其模型準(zhǔn)確性。逡逑＇ｆ逡逑Ｇａｔｅ逡逑邐；邐邋＿逡逑Ｓｃａｒｃｅ邋＾邐Ｂ＋邋Ｄｒａｉｎ逡逑￡邋—邋￣￣＾邋ｘ邐Ｓｉｌｉｃｏｎ邋ｃｈａｎｎｅｌ邐邐１＾．逡逑＊■邐ｉ！邋Ｉ逡逑ｙ邐＂逡逑邐邐邐＝ｆｃｆＨｒｏ，逡逑Ｖｇｓ逡逑圖１．２邋ＪＬ邋ＷＦＥＤＧ邋ＭＯＳＦＥＴ結(jié)構(gòu)剖面圖逡逑在縮放晶體管的尺寸時(shí)，柵極氧化層的厚度也會縮小。常規(guī)的Ｓｉ０２填充物隨著厚逡逑度變薄很容易發(fā)生柵極隧穿上能。為了防止隧道效應(yīng)發(fā)生，文獻(xiàn)［１９］提出使用高Ｋ介質(zhì)逡逑代替Ｓｉ０２。對于相同等效氧化層厚度（ＥＯＴ）的Ｓｉ０２，使用較厚的介質(zhì)會影響２Ｄ靜電逡逑場的而對器件性能產(chǎn)生負(fù)面影響。作者通過研究高ｋ介質(zhì)對圖１．３所示的雙柵極（ＤＧ）逡逑和絕緣體上硅（ＳＯＩ）器件的影響，發(fā)現(xiàn)對于相同的ＥＯＴ使用高ｋ介質(zhì)可以顯著降低逡逑ＳＯＩ和ＤＧ邋ＭＯＳＦＥＴ的器件發(fā)

邐＝ｆｃｆＨｒｏ，逡逑Ｖｇｓ逡逑圖１．２邋ＪＬ邋ＷＦＥＤＧ邋ＭＯＳＦＥＴ結(jié)構(gòu)剖面圖逡逑在縮放晶體管的尺寸時(shí)，柵極氧化層的厚度也會縮小。常規(guī)的Ｓｉ０２填充物隨著厚逡逑度變薄很容易發(fā)生柵極隧穿上能。為了防止隧道效應(yīng)發(fā)生，文獻(xiàn)［１９］提出使用高Ｋ介質(zhì)逡逑代替Ｓｉ０２。對于相同等效氧化層厚度（ＥＯＴ）的Ｓｉ０２，使用較厚的介質(zhì)會影響２Ｄ靜電逡逑場的而對器件性能產(chǎn)生負(fù)面影響。作者通過研究高ｋ介質(zhì)對圖１．３所示的雙柵極（ＤＧ）逡逑和絕緣體上硅（ＳＯＩ）器件的影響，發(fā)現(xiàn)對于相同的ＥＯＴ使用高ｋ介質(zhì)可以顯著降低逡逑ＳＯＩ和ＤＧ邋ＭＯＳＦＥＴ的器件發(fā)生柵極隧穿的概率。逡逑４逡逑
【學(xué)位授予單位】：長沙理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2018
【分類號】：TN386

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 ;瑞薩推出導(dǎo)通電阻僅為150mΩ的600V耐壓超結(jié)MOSFET[J];電子工業(yè)專用設(shè)備;2012年07期

2 趙佶;;瑞薩推出導(dǎo)通電阻僅為150mΩ的600V耐壓超結(jié)MOSFET[J];半導(dǎo)體信息;2012年04期

3 馬莉雅;;SemiSouth發(fā)布45 mΩ導(dǎo)通電阻的SiC制JFET[J];半導(dǎo)體信息;2011年04期

4 丁翔;;接地導(dǎo)通電阻校準(zhǔn)方法的研究[J];電子產(chǎn)品可靠性與環(huán)境試驗(yàn);2006年03期

5 ;IR雙HEXFET功率MOSFET將導(dǎo)通電阻降低25%[J];半導(dǎo)體技術(shù);2002年06期

6 吳茂林;;低阻大電流功率MOSFET[J];電子技術(shù);1988年04期

7 潘志斌,徐國治;功率VMOS器件的參數(shù)最佳化折衷[J];電訊技術(shù);1989年02期

8 兆靜;;導(dǎo)通電阻5.5mΩ,耐壓30V的P溝道功率MOSFET[J];電子元器件應(yīng)用;2000年10期

9 孫雋;;導(dǎo)通電阻極大減小的新型垂直功率MOSFET結(jié)構(gòu)[J];電子工藝技術(shù);1986年04期

10 Daisuke Ueda ,李巍;一種能降低導(dǎo)通電阻的新型縱向功率MOSFET結(jié)構(gòu)[J];微電子學(xué);1987年02期

相關(guān)會議論文 前10條

1 王海龍;王建業(yè);劉勇聰;張家亮;;開關(guān)穩(wěn)壓電源MOSFET的性能預(yù)測[A];OSEC首屆兵器工程大會論文集[C];2017年

2 武潔;方健;李肇基;;單晶擴(kuò)散型LDMOS特性分析[A];展望新世紀(jì)——’02學(xué)術(shù)年會論文集[C];2002年

3 武潔;方健;李肇基;;單晶擴(kuò)散型LDMOS特性分析[A];中國電工技術(shù)學(xué)會電力電子學(xué)會第八屆學(xué)術(shù)年會論文集[C];2002年

4 段寶興;張波;李肇基;;功率半導(dǎo)體器件發(fā)展概述[A];2006中國電工技術(shù)學(xué)會電力電子學(xué)會第十屆學(xué)術(shù)年會論文摘要集[C];2006年

5 ;降低雙層金屬布線導(dǎo)通電阻不合格率 中國電子科技集團(tuán)公司第二十四研究所單片工藝室PVD工序心一QC小組[A];2007年度電子信息行業(yè)優(yōu)秀質(zhì)量管理小組成果質(zhì)量信得過班組經(jīng)驗(yàn)專集[C];2007年

6 劉朋朋;胡培平;韓奎俠;姜從群;;某智能絕緣電阻檢測儀的軟件設(shè)計(jì)[A];第十三屆中國科協(xié)年會第10分會場-節(jié)能減排戰(zhàn)略與測控技術(shù)發(fā)展學(xué)術(shù)研討會論文集[C];2011年

7 諶怡;劉毅;王衛(wèi);夏連勝;張?bào)?朱雋;石金水;章林文;;GaAs光導(dǎo)開關(guān)的導(dǎo)通電阻[A];第九屆中國核學(xué)會“核科技、核應(yīng)用、核經(jīng)濟(jì)（三核）”論壇論文集[C];2012年

8 董志芳;;功率MOSFET低溫工作特性分析[A];第二屆全國信息與電子工程學(xué)術(shù)交流會暨第十三屆四川省電子學(xué)會曙光分會學(xué)術(shù)年會論文集[C];2006年

9 肖金水;欒崇彪;馬勛;李洪濤;;一種新型大功率半絕緣GaAs光導(dǎo)開關(guān)實(shí)驗(yàn)研究[A];第十八屆全國等離子體科學(xué)技術(shù)會議摘要集[C];2017年

10 張波;;功率MOSFET的研究與新發(fā)展[A];2010’全國半導(dǎo)體器件技術(shù)研討會論文集[C];2010年

相關(guān)重要報(bào)紙文章 前5條

1 江蘇 蘇俊;絕緣柵雙極晶體管（IGBT）簡介[N];電子報(bào);2006年

2 山東 毛興武;由STA500組成的60W D類放大器[N];電子報(bào);2002年

3 吳;發(fā)展中的溝槽柵MOS器件[N];中國電子報(bào);2001年

4 饒祖剛;性能差異化 功率器件制造面臨多重挑戰(zhàn)[N];中國電子報(bào);2008年

5 張波;SOI：技術(shù)瓶頸突破 應(yīng)用領(lǐng)域擴(kuò)大[N];中國電子報(bào);2007年

相關(guān)博士學(xué)位論文 前10條

1 黃海猛;超結(jié)器件的模型研究及優(yōu)化設(shè)計(jì)[D];電子科技大學(xué);2013年

2 呂信江;新型功率半導(dǎo)體器件的研究及其終端耐壓層的利用[D];電子科技大學(xué);2014年

3 伍偉;橫向超結(jié)器件模型與新結(jié)構(gòu)研究[D];電子科技大學(xué);2014年

4 黃銘敏;利用高K絕緣介質(zhì)的新型功率半導(dǎo)體器件的研究[D];電子科技大學(xué);2016年

5 范杰;高壓低導(dǎo)通電阻SOI器件模型與新結(jié)構(gòu)[D];電子科技大學(xué);2013年

6 周鋅;薄層SOI高壓LDMOS背柵調(diào)制模型與特性研究[D];電子科技大學(xué);2016年

7 毛q;700V BCD高壓場控功率器件及集成技術(shù)研究[D];電子科技大學(xué);2015年

8 譚開洲;部分絕緣鍵合SOI新結(jié)構(gòu)及應(yīng)用基礎(chǔ)研究[D];電子科技大學(xué);2008年

9 胡月;基于PSOI的高壓LDMOS研究[D];武漢大學(xué);2012年

10 石艷梅;基于槽技術(shù)的SOI LDMOS器件新結(jié)構(gòu)研究[D];天津大學(xué);2016年

相關(guān)碩士學(xué)位論文 前10條

1 胡利民;變K DT LDMOS結(jié)構(gòu)的設(shè)計(jì)與研究[D];長沙理工大學(xué);2018年

2 馬亞超;功率4H-SiC UMOSFET結(jié)構(gòu)設(shè)計(jì)與數(shù)值仿真[D];哈爾濱工程大學(xué);2018年

3 趙爭夕;60V功率UMOSFET特性研究及優(yōu)化[D];西南交通大學(xué);2018年

4 李成州;新型700V低比導(dǎo)通電阻LDMOS的研究與設(shè)計(jì)[D];電子科技大學(xué);2017年

5 彭特;VD-MOSFET寄生導(dǎo)通電阻二維模型建模的研究[D];安徽大學(xué);2017年

6 馬達(dá);超低比導(dǎo)通電阻槽型功率MOS新結(jié)構(gòu)與機(jī)理研究[D];電子科技大學(xué);2017年

7 陳倩雯;75V溝槽型功率MOSFET的特性研究[D];西南交通大學(xué);2013年

8 孫軍;SJ MOSFET特性分析與設(shè)計(jì)[D];西安理工大學(xué);2008年

9 吳俊峰;新型槽柵低阻LDMOS設(shè)計(jì)[D];電子科技大學(xué);2017年

10 李春來;新型低壓LDMOS結(jié)構(gòu)設(shè)計(jì)與仿真[D];西安電子科技大學(xué);2015年

本文編號：2687391