【摘要】：直接數(shù)字頻率合成器(DDS,Direct Digital Synthesizer)伴隨著集成電路行業(yè)的迅猛發(fā)展而不斷進行更新優(yōu)化,其作用愈加重要,作為現(xiàn)在頻率發(fā)生器的一個熱門研究方向。一方面DDS具備頻率分辨率高、相幅轉(zhuǎn)換時間快、噪聲低、功耗低等優(yōu)點,另一方面DDS的帶寬和雜散是最影響其性能的,所以對于高性能高速的DDS芯片關(guān)鍵技術(shù)研究是非常有必要的。本文首先介紹了DDS的原理和基本結(jié)構(gòu),并對其中的每個模塊及其作用都進行了詳細的描述。之后分析了影響DDS的性能指標,常見的三種雜散如相位累加器的輸出雜散、幅度值的量化雜散和DAC的轉(zhuǎn)換雜散,針對雜散存在的問題介紹了減小雜散、提高DDS性能的方法,并將其中的方法用到了本設計中。針對DDS的核心部分相幅轉(zhuǎn)換模塊,著重分析了經(jīng)典CORDIC算法的原理及其優(yōu)劣勢,然后基于經(jīng)典CORDIC算法設計了一種升級版的相幅轉(zhuǎn)換算法。該算法將相位累加器的位寬設為32位,并將其輸出后的數(shù)據(jù)截斷為19位作為相位字,其中相位字的高三位作為八分區(qū)間選擇,用來最后的波形合成,而后7位作為粗查找表的尋址地址,用來索引初始的幅度值,最后的9位作為精調(diào)的尋址地址,用來對粗值進行精調(diào)運算。同時該算法采用正弦線性相位偏置差分法和余弦線性相位偏置差分法對粗查找表里存儲的幅度值進行了壓縮,之后通過加法器進行了幅度值還原,并對精調(diào)查找表存儲的幅度值也進行了一定程度的壓縮,這樣與經(jīng)典CORDIC算法相比,既減少了計算迭代的次數(shù),又降低了硬件電路的功耗和內(nèi)存資源占用,提升了運行速度,達到了高效的設計要求。另一方面又加入了Dither偽隨機序列發(fā)生器,采用多通道內(nèi)插結(jié)構(gòu)和電流舵DAC來優(yōu)化DDS。本文的DDS支持單頻輸出、線性掃描輸出和Profile輸出三種工作模式,可以完成多種信號調(diào)制輸出。對輸出結(jié)果進行FFT分析,SFDR在102dB左右,達到了高SFDR的目標。論文最后在SMIC 180nm 1P6M工藝下,對設計的DDS進行了邏輯綜合和物理實現(xiàn)。邏輯綜合的時序報告顯示DDS的關(guān)鍵路徑需要3.57ns,頻率達到200MHz,16通道重組后,合成的信號最大頻率能達到3.2GHz,符合設計的超高速要求。面積報告中顯示DDS芯片有38466個單元,其中組合邏輯占了21340個,時序邏輯占了12138個,緩沖/反相單元占1022個,總面積13350053.051716μm~2。布局布線之后,芯片面積為1150×1725μm~2。時鐘樹分析顯示,插入延時為2ns,時鐘樹7級,時鐘偏差的最大值為129ps。功耗報告顯示,總功耗526.75mW,其中內(nèi)部功耗占367.752mW,開關(guān)功耗占158.912mW,靜態(tài)功耗0.09540mW。最后通過了物理驗證,確保了DDS芯片的正確性。
【圖文】：

第四章 高效超高速的 DDS 模塊和功能設計4.2 DDS 不同工作模式和性能分析這一節(jié)重點說明三種工作模式：單頻輸出模式、線性掃描輸出模式和 Profile 輸出模式，同時對各自工作模式進行仿真和數(shù)據(jù)分析。4.2.1 單頻輸出模式單頻輸出模式所使用的FCW是來自寄存器FCW0，而PCW是來自寄存器PCW0，，它們的值通常常量。只有在 IO_UPDATA 信號上升沿來臨時，讀取 SPI 接口中的數(shù)據(jù)才可以改變這兩個寄存器中存儲的值，這樣可以在單頻輸出模式下，調(diào)節(jié) DDS 輸出信號的頻率和相位。

4.2.1 單頻輸出模式單頻輸出模式所使用的FCW是來自寄存器FCW0，而PCW是來自寄存器PCW0，它們的值通常常量。只有在 IO_UPDATA 信號上升沿來臨時，讀取 SPI 接口中的數(shù)據(jù)才可以改變這兩個寄存器中存儲的值，這樣可以在單頻輸出模式下，調(diào)節(jié) DDS 輸出信號的頻率和相位。圖 4.2 單頻輸出模式波形仿真圖
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TN74

【參考文獻】

相關(guān)期刊論文 前2條

1 陳雙燕;賴松林;楊尊先;程樹英;;一種電子系統(tǒng)認證芯片的電源規(guī)劃[J];現(xiàn)代電子技術(shù);2011年06期

2 李素梅;張靜;;DDS幾種主要相位——幅度轉(zhuǎn)換方法[J];電腦知識與技術(shù);2009年12期

相關(guān)碩士學位論文 前4條

1 孟明;DDS相位雜散抑制技術(shù)的研究[D];西安電子科技大學;2012年

2 曾建軍;基于DDS和PLL的頻率合成器[D];電子科技大學;2011年

3 孫素平;基于DDS技術(shù)信號發(fā)生器的研究與設計[D];哈爾濱工業(yè)大學;2010年

4 朱炯;基于ASTRO的解碼芯片后端設計及方法研究[D];電子科技大學;2010年

本文編號：2672045