【摘要】：隨著半導(dǎo)體技術(shù)的發(fā)展,集成電路的特征尺寸不斷減小,摩爾定律受到了多方面的挑戰(zhàn)。為了延續(xù)摩爾定律,人們開始把目光轉(zhuǎn)向TSV基3D IC。TSV基3D IC通過金屬填充硅通孔實(shí)現(xiàn)更短的互連線使得互連線的延遲和功耗更小,通過垂直堆疊不同層電路實(shí)現(xiàn)更高的集成密度使得電學(xué)性能更優(yōu)。然而,在散熱和熱應(yīng)力以及電性能分析方面還有許多問題阻礙了TSV基3D IC的發(fā)展。本文主要研究TSV基3D IC中不同結(jié)構(gòu)TSV與RDL層中不同結(jié)構(gòu)金屬傳輸線等組成的鏈路的性能,從電場,熱場和應(yīng)力場等角度分別研究了其各自的性能。主要工作內(nèi)容包括:1、提出了四種不同結(jié)構(gòu)TSV(圓柱型,圓環(huán)型,同軸型和雙環(huán)型)的RLCG模型,建立了高頻阻抗模型。電阻與電感根據(jù)傳統(tǒng)傳輸線模型求得,電容則考慮了MOS效應(yīng)根據(jù)同軸電容公式求得,同軸TSV中絕緣層的厚度影響了電容從而增加了損耗;中心介質(zhì)孔半徑影響低頻的電阻和高頻電感,但是對高頻損耗影響并不大;雙環(huán)型TSV同時具有金屬屏蔽層和中心介質(zhì)孔結(jié)構(gòu),同時具有兩者的電學(xué)特性。2、分析了RDL層微帶線結(jié)構(gòu)、共面波導(dǎo)結(jié)構(gòu)、共面帶狀線結(jié)構(gòu)和帶狀線結(jié)構(gòu)傳輸線的電學(xué)特性。其中,微帶線結(jié)構(gòu)傳輸線對TSV數(shù)量要求較低,鏈路工作頻帶比較窄;共面波導(dǎo)結(jié)構(gòu)傳輸線設(shè)計(jì)靈活,色散低,接地可以有效防止來自同平面?zhèn)鬏斁�的干擾,要求襯底厚度比較厚;共面帶狀線結(jié)構(gòu)傳輸線中,縫隙越小線寬越大時損耗越小,對工藝精度要求較高;帶狀線結(jié)構(gòu)傳輸線鏈路損耗較大,工作頻帶較窄,適合介質(zhì)層附近表面有接地時使用。分析了包括傳輸線寬度躍變,TSV附近半徑躍變和直角彎等結(jié)構(gòu)在內(nèi)的TSV基3D IC中不連續(xù)結(jié)構(gòu)的電學(xué)特性。3、分析了TSV矩陣的電學(xué)特性,包括TSV排列時的電容,電感和損耗問題。由于不同排列時信號TSV的電場分布不同,總電容并不是根據(jù)接地TSV數(shù)量按照傳統(tǒng)電容公式疊加而來。通過HFSS軟件的電場分布驗(yàn)證了電場分布不均勻的特性,通過ANSYS Q3D Extractor驗(yàn)證了電容與接地TSV數(shù)量的非線性關(guān)系和電感與接地TSV數(shù)量的近似線性關(guān)系(誤差小于1%)。4、分析了TSV基3D IC中多場耦合,熱載荷產(chǎn)生的熱應(yīng)力比較明顯。焦耳熱主要與鏈路電阻和輸入信號有關(guān);高頻失配損耗與鏈路阻抗失配情況有關(guān),可以根據(jù)RLCG模型和阻抗模型分析;介質(zhì)損耗與輸入信號和材料的介質(zhì)損耗正切值有關(guān)。電生成的熱和有源區(qū)傳出的熱量導(dǎo)致鏈路溫度分布不均衡,在邊角處容易導(dǎo)致局部溫度過高和應(yīng)力集中。5、分析了絕緣層和信號傳輸線對電熱力多場的影響。共面帶狀線在多場分析時有獨(dú)特的優(yōu)勢,電學(xué)性能允許靈活的物理尺寸設(shè)計(jì)。分析了微流道降溫技術(shù)對電場的影響,微流道尺寸設(shè)計(jì)合理時可以補(bǔ)償一部分電容,減小損耗。
【圖文】：

美國貝爾實(shí)驗(yàn)室（Bell Labs）研制了第一個點(diǎn)接觸型的鍺晶體管，如圖1.1 所示。其中，約翰 巴�。↗ohn Bardeen）和和沃爾特 布拉頓（Walter Brattain）發(fā)明了點(diǎn)接觸型晶體管[3,4]，威廉 肖克利（Willian Shockley）則是在 1950 年研制了PN 結(jié)型二極管[5]。此后，，晶體管代替了體積大、成本高、易碎且功耗大的真空管，電子技術(shù)由真空管時代轉(zhuǎn)向晶體管時代，人類社會迎來了一次偉大的變革。圖 1.1 世界上第一只晶體管（美國貝爾實(shí)驗(yàn)室，1947 年）

西安電子科技大學(xué)博士學(xué)位論文，半導(dǎo)體制造技術(shù)的進(jìn)步使得集成電路（Integ美國德州儀器（TI）公司的杰克 基爾比（Ja路[6]。該集成電路將一支晶體管、數(shù)個電阻器和的鍺片上制作而成。同年，美國仙童（Farichild）ert Norton Noyce）研制了更為實(shí)用的集成電路。體的絕緣層，通過鋁條連線使元件和導(dǎo)線連接。電路。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：博士
【學(xué)位授予年份】：2018
【分類號】：TN405.97

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 杜秀云;唐禎安;;三維集成電路工作熱載荷工況的有限元仿真[J];系統(tǒng)仿真學(xué)報;2012年02期

2 林萬孝;21世紀(jì)新型三維集成電路[J];機(jī)械與電子;1995年06期

3 Yoichi AKasaka ,黃定禮;三維集成電路的發(fā)展趨勢[J];微電子學(xué);1988年05期

4 徐秋霞,馬俊如;SOI技術(shù)與三維集成電路[J];真空科學(xué)與技術(shù);1988年02期

5 楊玉勤;;日本的微電子技術(shù)[J];現(xiàn)代兵器;1988年07期

6 李波 ,李文石 ,周江;三維集成電路的性能計(jì)算[J];中國集成電路;2005年02期

7 于淑華;李凌霞;邵晶波;;三維集成電路測試方法[J];現(xiàn)代計(jì)算機(jī)(專業(yè)版);2015年32期

8 張寧;;晶圓級三維集成電路關(guān)鍵技術(shù)和研究進(jìn)展[J];集成電路應(yīng)用;2017年05期

9 李青;孫光;;三維集成電路技術(shù)及其應(yīng)用前景[J];高技術(shù)通訊;1991年07期

10 胡風(fēng);朱恒亮;曾璇;;基于模擬退火的三維集成電路水冷散熱網(wǎng)絡(luò)優(yōu)化算法[J];復(fù)旦學(xué)報(自然科學(xué)版);2017年04期

相關(guān)會議論文 前4條

1 閔球;卓成;周詩韻;李永勝;李爾平;;三維集成電路基于電類比的電熱耦合分析方法[A];2018年全國微波毫米波會議論文集(下冊)[C];2018年

2 周康;趙振宇;蔣劍鋒;朱文峰;鄧全;;用于3D SRAM結(jié)構(gòu)設(shè)計(jì)的模擬工具[A];第十八屆計(jì)算機(jī)工程與工藝年會暨第四屆微處理器技術(shù)論壇論文集[C];2014年

3 林志藝;唐遇星;竇強(qiáng);;三維高性能微處理器熱分析技術(shù)研究[A];第十七屆計(jì)算機(jī)工程與工藝年會暨第三屆微處理器技術(shù)論壇論文集（上冊）[C];2013年

4 倪如山;林成魯;;離子注入形成SOI材料的XTEM分析[A];第六次全國電子顯微學(xué)會議論文摘要集[C];1990年

相關(guān)重要報紙文章 前2條

1 ;EVG：推出全新光刻系統(tǒng)和測試設(shè)備[N];中國電子報;2009年

2 姜念云 本報記者 滕繼濮;誰將改變我們的生活？[N];科技日報;2015年

相關(guān)博士學(xué)位論文 前10條

1 鄭俊平;三維集成電路（3D IC）中硅通孔（TSV）鏈路的多場分析[D];西安電子科技大學(xué);2018年

2 尹湘坤;基于硅通孔的高速三維集成電路關(guān)鍵設(shè)計(jì)技術(shù)研究[D];西安電子科技大學(xué);2017年

3 郭維;基于層間冷卻的三維多核微處理器熱量控制關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2016年

4 梅征;三維集成電路中硅通孔電磁特性分析與優(yōu)化[D];西安電子科技大學(xué);2018年

5 劉升;三維集成電路互連的建模及電熱相關(guān)特性研究[D];南京理工大學(xué);2017年

6 蘇晉榮;三維集成電路中硅通孔電模型與傳輸特性研究[D];山西大學(xué);2017年

7 錢利波;基于硅通孔技術(shù)的三維集成電路設(shè)計(jì)與分析[D];西安電子科技大學(xué);2013年

8 趙文生;三維集成電路中新型互連結(jié)構(gòu)的建模方法與特性研究[D];浙江大學(xué);2013年

9 杜秀云;三維集成電路熱問題的不確定性分析方法研究[D];大連理工大學(xué);2014年

10 楊德操;三維系統(tǒng)級封裝內(nèi)垂直互連的高頻電磁特性研究與設(shè)計(jì)[D];浙江大學(xué);2015年

相關(guān)碩士學(xué)位論文 前10條

1 卞景昌;三維集成電路片間傳輸線測試方法研究[D];合肥工業(yè)大學(xué);2018年

2 李進(jìn);三維芯片中硅通孔容錯技術(shù)與存儲器堆疊方法研究[D];合肥工業(yè)大學(xué);2017年

3 張浪;三維集成電路熱可靠性建模與優(yōu)化技術(shù)研究[D];電子科技大學(xué);2017年

4 付婧妍;基于3D集成電路TSV集束結(jié)構(gòu)的熱優(yōu)化研究[D];北京工業(yè)大學(xué);2017年

5 劉蓓;三維集成電路測試時間的優(yōu)化方法研究[D];合肥工業(yè)大學(xué);2011年

6 何映婷;基于電—熱—力耦合的TSV熱力響應(yīng)研究[D];西安電子科技大學(xué);2017年

7 楊國兵;基于面積擴(kuò)張與散熱硅通孔的三維集成電路熱量優(yōu)化研究[D];合肥工業(yè)大學(xué);2014年

8 熊波;三維集成電路中新型TSV電容提取方法研究[D];西安電子科技大學(xué);2014年

9 鄭杰;三維集成電路中硅通孔的建模與仿真研究[D];杭州電子科技大學(xué);2017年

10 周秋;三維集成系統(tǒng)中的互連建模及其傳輸特性研究[D];華北電力大學(xué)(北京);2017年

本文編號：2666869