【摘要】：隨著科學(xué)技術(shù)的發(fā)展和應(yīng)用場景的變化,對各種測量儀器的測量精度、速度的要求不斷提高,脈沖信號(hào)參數(shù)測量系統(tǒng)的應(yīng)用也受到越來越廣泛的關(guān)注。FPGA是一種大量使用查找表和寄存器等元素的高密度可編程邏輯器件,因其設(shè)計(jì)靈活、可編程和高性能等優(yōu)點(diǎn)被廣泛使用。本文結(jié)合兩者的優(yōu)點(diǎn)設(shè)計(jì)了一種測量精度高、速度快、體積小、易于攜帶的基于FPGA的脈沖信號(hào)參數(shù)測量系統(tǒng)。本文根據(jù)信號(hào)傳輸過程中發(fā)生畸變的現(xiàn)象,提出了基于FPGA的脈沖信號(hào)參數(shù)測量系統(tǒng)的總體設(shè)計(jì)方案,并闡述了測量系統(tǒng)中各個(gè)參數(shù)的測量方法。本系統(tǒng)以測量頻率、占空比、幅值、上升沿時(shí)間為目的,將脈沖信號(hào)參數(shù)測量系統(tǒng)分為放大模塊、整形模塊、數(shù)據(jù)采集模塊、數(shù)據(jù)處理模塊、峰值檢波模塊、無線通信模塊、遠(yuǎn)程監(jiān)控及顯示模塊。其中放大模塊選擇的芯片是AD8367,整形模塊選擇的芯片是TLV3501。首先將脈沖信號(hào)經(jīng)過放大和整形后輸入到FPGA數(shù)據(jù)采集模塊中,該模塊通過Verilog語言編程實(shí)現(xiàn)了對脈沖信號(hào)的頻率、占空比的采集,并將采集的數(shù)據(jù)傳輸?shù)絊OPC系統(tǒng)中,在SOPC系統(tǒng)中通過C語言對采集的結(jié)果進(jìn)行計(jì)算,然后輸入到STM32中進(jìn)行數(shù)據(jù)的處理。在KeilμVision5環(huán)境下,使用官方提供的固件庫對STM32進(jìn)行軟件設(shè)計(jì)開發(fā),包括串口解析、數(shù)據(jù)處理和信息顯示模塊的設(shè)計(jì)。本系統(tǒng)還利用STM32芯片內(nèi)部集成的ADC功能和峰值檢波芯片AD606協(xié)同完成對脈沖信號(hào)幅值的測量,利用STM32芯片內(nèi)部集成的DAC功能和整形模塊對脈沖信號(hào)進(jìn)行處理后再輸入到FPGA中進(jìn)行上升沿參數(shù)的采集,并通過無線通信模塊ESP8266將數(shù)據(jù)傳輸?shù)缴衔粰C(jī)進(jìn)行遠(yuǎn)程監(jiān)控及顯示,并且在上位機(jī)上可以將測量數(shù)據(jù)通過數(shù)據(jù)庫進(jìn)行永久的保存。
【圖文】：

放大模塊設(shè)計(jì).1 放大模塊芯片選擇本模塊需要放大器放大或衰減輸入信號(hào)以符合后續(xù)電路的需要，考線性增益范圍、工作模式、封裝形式、誤差、精度、高頻和低頻因此采用的是 ADI 公司的 AD8367 芯片，，以下為該芯片的特性：1．其模擬可變增益為-2.5dB 到+42.5dB。2．3dB 截止頻率 500MHz。3．采用 2.7V 到 5.5V 的單電源供電。4．自帶增增益和減增益模式。該芯片是一種擁有兩種工作模式的可變增益放大器，線性增益控制頻到 500MHz。該芯片有兩種工作模式，利用將 MODE 引腳拉升電壓或者拉低到地電壓的方法，可以設(shè)定該芯片的增益模式為增函數(shù)模式，將 MODE 引腳拉高到電源電壓時(shí)，該芯片就成為了增益的 VGA 模式。該芯片可以通過施加到 ENBL 引腳電壓來開啟或關(guān)芯片封裝采用 14 引腳的 TSSOP 封裝。圖 3-2 為該芯片功能框圖。

ENBL 引腳通過去耦電容連接電源，使芯FL 引腳外接電容電阻形成高通濾波器。因?yàn)樯婕暗皖l經(jīng)給出建議電阻值為 100 ，所以需要通過計(jì)算選取低頻需求。所選電容計(jì)算公式如式(3-1)所示，式中f率，HPC 為所需計(jì)算的串聯(lián)電容。HPHP10( )( ) 0.02=+Zf KHC nF 引腳選擇外接 1K 電位器以獲取所需 0V 到 1V 電壓，公式(3-2)和公式(3-3)為Gain 增益計(jì)算公式，公式(3-2電平時(shí)芯片增益計(jì)算公式，公式(3-3)為 MODE 引腳計(jì)算公式。兩式中Gain為實(shí)際增益，式中GAINV 為 GAmV 。從公式(3-2)可以看出該函數(shù)是一個(gè)遞增函數(shù)，腳的電壓增加而增加，從公式(3-3)可以看出該函數(shù)是益隨著 GAIN 引腳的電壓增加而減小。其引腳電壓與。GAINGain( dB ) = 50 × V 5GAINGain( dB ) = 45 50×V
【學(xué)位授予單位】：哈爾濱理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2018
【分類號(hào)】：TN78;TN791

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 陳壽法;王中鵬;;等精度頻率測量的同步門電路改進(jìn)設(shè)計(jì)[J];電測與儀表;2015年18期

2 蔣振;孟進(jìn);何方敏;肖歡;李毅;;基于AD8367的自動(dòng)增益控制電路分析[J];電子設(shè)計(jì)工程;2015年11期

3 郝春金;李正;;對電子儀表測量技術(shù)發(fā)展的研究[J];山東工業(yè)技術(shù);2015年03期

4 張明華;;基于固件庫的STM32F107的程序設(shè)計(jì)方法探討[J];數(shù)字技術(shù)與應(yīng)用;2014年12期

5 史毅;;FPGA在高精度脈寬測量系統(tǒng)中的應(yīng)用[J];科技創(chuàng)新與應(yīng)用;2014年28期

6 黃聚義;任劍;張洪群;;基于QuartusⅡ9.0的時(shí)序邏輯電路設(shè)計(jì)[J];儀表技術(shù);2014年06期

7 郝建衛(wèi);;基于FPGA的脈沖寬度調(diào)制信號(hào)發(fā)生器[J];計(jì)算機(jī)工程;2013年02期

8 王鵬;賀廉云;;單片機(jī)教學(xué)中Proteus和Keil軟件的應(yīng)用[J];智能計(jì)算機(jī)與應(yīng)用;2012年06期

9 ;全方位解析Qsys系統(tǒng)集成工具——幫您解決三大尖銳問題[J];電子技術(shù)應(yīng)用;2012年05期

10 胡建革;宋海聲;陶中幸;;基于FPGA的數(shù)據(jù)采集與顯示系統(tǒng)的設(shè)計(jì)[J];儀表技術(shù)與傳感器;2012年03期

本文編號(hào)：2653631