帶場板結(jié)構(gòu)的TFET設(shè)計研究

發(fā)布時間：2020-05-01 22:00

【摘要】：在摩爾定律的指導(dǎo)下,集成電路中MOS器件的柵長在不斷減小,目前已經(jīng)減小到10nm左右。隨著集成電路中關(guān)鍵尺寸的不斷減小,小尺寸帶來的許多問題開始顯現(xiàn),如關(guān)態(tài)泄漏電流增大導(dǎo)致的靜態(tài)功耗增加已經(jīng)成為制約集成電路繼續(xù)發(fā)展的主要瓶頸之一。為了延續(xù)摩爾定律,科研人員做了一系列的努力,包括尋找可以替代MOS器件的新型器件�；诹孔铀泶┰淼腡FET由于具有極低的關(guān)態(tài)泄漏電流以及在室溫下可以獲得低于60mV/dec的亞閾值擺幅等優(yōu)點,引起了研究人員的極大興趣。隨著對于TFET研究的深入開展,研究人員的關(guān)注點主要集中在改進TFET的結(jié)構(gòu)以獲得較大的開態(tài)電流和較低的亞閾值擺幅方面。人們已經(jīng)提出了多種新穎的TFET結(jié)構(gòu),如在隧穿區(qū)域使用窄禁帶材料。通過這種方法減小電子隧穿勢壘,可以有效增大隧穿幾率,從而提高隧穿電流,但這種方法同時會造成TFET的關(guān)態(tài)泄漏電流顯著增大。另一種方法是使用垂直溝道,如U形柵或L形柵結(jié)構(gòu),可以在不增加器件面積的情況下顯著增加隧穿區(qū)域面積,但這種方法會導(dǎo)致制作TFET的工藝難度顯著增加。提高開態(tài)電流的一種比較有效的方法是增強隧穿區(qū)域電場,基于這一想法,本論文中提出一種使用場板結(jié)構(gòu)增強TFET隧穿區(qū)域電場的新型TFET結(jié)構(gòu)。本論文的主要研究內(nèi)容如下:為了研究造成TFET性能退化的主要原因,分別仿真分析了TFET柵上外加不同偏壓時的隧穿機理,發(fā)現(xiàn)縱向TFET源區(qū)尖角處的電場集中會造成尖角處的隧穿提前開啟,從而導(dǎo)致TFET的電流-電壓曲線中出現(xiàn)明顯的臺階,器件的閾值電壓顯著減小,亞閾值擺幅增大,關(guān)斷窗口減小甚至導(dǎo)致器件無法關(guān)斷。為了分析各種結(jié)構(gòu)參數(shù)和工藝參數(shù)對本文中提出的GFP-TFET的電學性能的影響,分別仿真了器件尺寸、摻雜濃度、外延區(qū)摻雜類型、金屬電極功函數(shù)以及介質(zhì)材料相對介電常數(shù)對器件性能參數(shù)的影響。研究發(fā)現(xiàn),通過改變介質(zhì)材料相對介電常數(shù)和金屬電極功函數(shù)可以調(diào)節(jié)外延區(qū)和本征區(qū)的電場分布,從而達到抑制源區(qū)尖角處的隧穿的目的。針對GFP-TFET中存在的一些問題,本論文中提出了兩種有效的解決方案。在縱向TFET中普遍存在的源區(qū)尖角處隧穿提前開啟的問題可以通過使用截角TFET結(jié)構(gòu)來避免。外延區(qū)使用SiGe材料可以有效提高開態(tài)電流并獲得較低的平均亞閾值擺幅,同時對雙極電流幾乎沒有影響。
【圖文】：