【摘要】：隨著現(xiàn)代數(shù)字信號(hào)處理技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展,信息處理越來越趨于數(shù)字化。作為連接模擬域和數(shù)字域的關(guān)鍵器件,模數(shù)轉(zhuǎn)換器顯得越來越重要。相對(duì)于其它類型的模數(shù)轉(zhuǎn)換器,逐次逼近型模數(shù)轉(zhuǎn)換器在功耗和面積等方面都有很大優(yōu)勢(shì),是模數(shù)轉(zhuǎn)換領(lǐng)域的研究熱點(diǎn)。本文基于40nm CMOS工藝,設(shè)計(jì)了一款帶有冗余位的12 bit SAR ADC。在保證SAR ADC性能的基礎(chǔ)上,完成了亞穩(wěn)態(tài)處理、失調(diào)校準(zhǔn)以及電容失配校準(zhǔn)工作。通過亞穩(wěn)態(tài)檢測(cè)電路檢測(cè)ADC正常工作時(shí)比較器是否處于亞穩(wěn)態(tài),當(dāng)比較器處于亞穩(wěn)態(tài)時(shí),使用PN碼作為比較器輸出,而無需繼續(xù)等待比較器的比較結(jié)果,避免了由于亞穩(wěn)態(tài)導(dǎo)致的低位碼字缺失,提升了ADC速度和性能。不同于傳統(tǒng)的二進(jìn)制權(quán)重結(jié)構(gòu),本設(shè)計(jì)的SAR ADC包含一位冗余位。該冗余位對(duì)高位的CDAC建立誤差、比較器比較誤差均有一定的容忍能力,可以帶來ADC性能上的提升。冗余位對(duì)本設(shè)計(jì)的失調(diào)校準(zhǔn)和電容失配校準(zhǔn)都有不可或缺的作用。對(duì)于滿擺幅的輸入信號(hào),冗余位可以提供冗余碼字空間。本設(shè)計(jì)利用該冗余空間容納失調(diào)電壓,結(jié)合數(shù)字電路發(fā)明了一種新的失調(diào)電壓校準(zhǔn)算法,該校準(zhǔn)算法能夠?qū)⑹д{(diào)電壓降低至1LSB以內(nèi)。最后,結(jié)合亞穩(wěn)態(tài)和冗余位本設(shè)計(jì)還完成了電容失配校準(zhǔn)工作。比較器出現(xiàn)亞穩(wěn)態(tài)被認(rèn)為是對(duì)輸入的“近似量化完成”,由此,得到理想量化碼字,該理想量化碼與ADC實(shí)際量化碼之差用來反映亞穩(wěn)態(tài)位的電容失配,并在ADC實(shí)際工作過程時(shí)以輸出碼減去此失配,即完成電容失配校正。電容失配校正算法結(jié)合數(shù)字電路實(shí)現(xiàn)。仿真驗(yàn)證表明電容失配校正能夠提升1.4 bit的有效位數(shù)。SAR ADC的整體電路前仿真結(jié)果顯示,輸入滿擺幅40.14MHz正弦信號(hào),150MHz采樣頻率條件下,有效位數(shù)為11.86bit,功耗為9.27mW,優(yōu)值為17fJ/conversion-step。
【圖文】：

ISSCC和VLSIADC論文[11]

圖 1-2 SARADC 會(huì)議論文數(shù)量趨勢(shì)1975 年，美國加州大學(xué)伯克利分校的 J.L.McCreary 和 P.R.Gray 教授首次通過電容陣列的電荷重分配方式實(shí)現(xiàn)了 SARADC，并展現(xiàn)了其低功耗的優(yōu)勢(shì)[12]。2002 年，Infineon 公司的 F.Kuttner 提出冗余技術(shù)（Redundancy），該技術(shù)提出采用非二進(jìn)制權(quán)重的 CDAC 電容陣列可以糾正因轉(zhuǎn)換過快而出現(xiàn)的錯(cuò)判情況，這為提高 ADC 的轉(zhuǎn)換速率開拓了一種途徑[13]。2006 年加州大學(xué)伯克利分校 S.W.Chen 提出采用異步時(shí)序的 SAR ADC，每一位的量化時(shí)間由比較器的工作延時(shí)和控制邏輯的固定延時(shí)構(gòu)成。相對(duì)于同步時(shí)序，這種時(shí)序避免了低位量化時(shí)的時(shí)間浪費(fèi)，有效節(jié)省了總的轉(zhuǎn)換時(shí)間，，提高SAR ADC的速度，這為 SAR ADC 能夠進(jìn)入中高速 ADC 研究領(lǐng)域起到重要的推動(dòng)作用[14]。2010 年，Chun-Cheng Liu 等基于 65nm 工藝設(shè)計(jì)了一個(gè) 10 位 100MSPS 的 SAR4
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2019
【分類號(hào)】：TN792

【參考文獻(xiàn)】

相關(guān)期刊論文 前2條

1 高俊楓;李梁;李廣軍;李強(qiáng);郭志勇;;SAR ADC中一種比較器失調(diào)和噪聲容忍的模型[J];電子科技大學(xué)學(xué)報(bào);2014年05期

2 程劍平,魏同立;低踢回噪聲鎖存比較器的分析與設(shè)計(jì)[J];微電子學(xué);2005年04期

相關(guān)博士學(xué)位論文 前5條

1 楊家琪;逐次逼近型模數(shù)轉(zhuǎn)換器及其噪聲整形混合結(jié)構(gòu)的研究與實(shí)現(xiàn)[D];中國科學(xué)技術(shù)大學(xué);2018年

2 李登全;高速CMOS時(shí)域交織逐次逼近型模數(shù)轉(zhuǎn)換器關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2018年

3 杜翎;基于非二進(jìn)制量化算法的逐次逼近模數(shù)轉(zhuǎn)換器的設(shè)計(jì)[D];電子科技大學(xué);2016年

4 高俊楓;高性能低功耗SAR ADC的研究與設(shè)計(jì)[D];電子科技大學(xué);2015年

5 佟星元;納米級(jí)CMOS逐次逼近A/D轉(zhuǎn)換器設(shè)計(jì)研究與實(shí)現(xiàn)[D];西安電子科技大學(xué);2011年

相關(guān)碩士學(xué)位論文 前8條

1 毛祚偉;一種采用新型片上校準(zhǔn)技術(shù)的Pipeline ADC設(shè)計(jì)[D];電子科技大學(xué);2018年

2 牛勝普;一種應(yīng)用電容正反饋結(jié)構(gòu)的Pipeline ADC的設(shè)計(jì)[D];電子科技大學(xué);2018年

3 印鈺;一種2-bit/cycle的高速低功耗SAR ADC的研究與設(shè)計(jì)[D];電子科技大學(xué);2017年

4 李彬;一種12位低功耗SAR ADC的研究與實(shí)現(xiàn)[D];湘潭大學(xué);2016年

5 葉謙;16位1MSPS逐次逼近型模數(shù)轉(zhuǎn)換器設(shè)計(jì)研究[D];西安電子科技大學(xué);2015年

6 李博;10位65MHzADC系統(tǒng)分析及MDAC設(shè)計(jì)[D];華中科技大學(xué);2012年

7 唐重林;甚低功耗SAR ADC的結(jié)構(gòu)設(shè)計(jì)與控制技術(shù)[D];西安電子科技大學(xué);2008年

8 孫彤;低功耗逐次逼近模數(shù)轉(zhuǎn)換器的研究與設(shè)計(jì)[D];清華大學(xué);2007年

本文編號(hào)：2645051