【摘要】：隨著集成電路特征尺寸的不斷減小以及工作頻率的不斷提升,集成電路的電磁兼容問題越來越受關注。宇航環(huán)境下的電子設備,長時間工作在狹小密閉的空間,同時還會受到空間輻射的影響,使得空間應用集成電路不僅要面對電磁兼容問題,還需要考慮輻射效應以及老化損傷等問題。電壓基準電路用于給整個電路提供基準電壓,是集成電路的心臟。在極端環(huán)境下,電壓基準電路的輸出電壓容易受到影響,從而改變整個電路的穩(wěn)定性。本文通過理論分析、仿真及實驗,研究了SOI(Silicon-on-insulator,絕緣襯底上的硅)器件的電磁兼容與老化的協同效應,SOI工藝電壓基準電路的電磁兼容與總劑量輻照的協同效應。首先,針對研究對象以及具體的實驗內容進行了詳細介紹。研究對象包括三款電壓基準電路。通過高低溫電學特性測試、電磁敏感度測試以及總劑量輻照試驗,驗證了總劑量輻照對電路的電學特性以及電磁敏感度產生的影響。然后,對SOI器件在電磁干擾作用下的失效機理以及老化特性進行了研究。通過理論計算,分析了器件漏電流在電磁干擾作用下產生直流偏移的機理。結合器件老化損傷機理,分析了老化對器件電學特性以及電磁敏感度的作用機理,并通過加速老化實驗以及電磁敏感度測試進行了驗證。結論是,器件漏電流在電磁干擾作用下產生直流偏移的原因是器件具有非線性,老化效應降低了器件的非線性,從而降低了器件的敏感度。接著,對電路在電磁干擾作用下的失效機理展開了研究。電磁敏感度的測試結果顯示,本文中電壓基準電路在干擾作用下的失效方式為輸出基準電壓產生了負向直流偏移。通過分析從不同管腳注入干擾時電路的失效機理,得出電壓基準電路在電磁干擾作用下產生直流偏移的原因是電路具有非線性,并通過仿真對失效方式進行驗證。結合兩個對比電路的結構以及敏感度測試結果進行了分析,得出的結論是電路的非線性越強,則敏感度越大。最后,研究了總劑量輻照對電路的電學特性以及電磁敏感度的作用機理。結合總劑量輻照對器件的損傷機理,通過理論計算分析了器件參數偏移對電路電學特性的影響,并通過仿真進行了驗證。分析了器件參數偏移對電路非線性的影響,并結合敏感度仿真結果,得出的結論是器件參數偏移通過改變電路的非線性來影響電路的電磁敏感度。對比了輻照前后以及退火后電壓基準電路中低頻的電路敏感度測試結果,定位了引起中低頻電磁敏感度增加的參數。對比了高頻電磁敏感度測試結果以及定向耦合器中記錄的功率值,得出的結論是總劑量輻照影響了電路中的寄生電容參數,從而改變了輻照后高頻電磁敏感度。
【圖文】：

部分提供理論基礎。逡逑２．１邐ＳＯＩ器件特性逡逑如圖２＿１所示，ＳＯＩ器件與體硅器件的區(qū)別主要體現在ＳＯＩ器件比體硅器件多逡逑了一個氧化層，從而實現了全介質隔離。通過離子注入的方法可以在硅材料中引入逡逑一個隱埋氧化層。除了這個氧化層外，ＳＯＩ器件與體硅器件的工藝非常接近。此外，逡逑ＳＯＩ器件沒有體硅器件中的“阱”，比體硅器件的工藝更簡單。隱埋氧化層的存在逡逑使ＳＯＩ器件具有很多的優(yōu)點，但體區(qū)處于懸浮的狀態(tài)也使得ＳＯＩ器件存在很多問逡逑題。逡逑４Ｍ邐４ｊｍ逡逑ｍ邐ｍ邐ｍ0ｍ邐ｆ９邋ｆ逡逑ｙ邋ｆ丨ｆ邋＾丨＾邋ｍ邐丨N逡逑７７＾邋ｒ７７７Ｕ＾Ｗ＿ｒ７７７７１＿｜ｊ＾＿ｆＺ＾＿Ｐ７７｜邋＼／／／＾＾ｉ＾／／／／／／／／＼？＾？ｙ／／／逡逑襯底邐襯底逡逑ａ）體硅ＣＭＯＳ器件邐ｂ）邋ＳＯＩ邋ＣＭＯＳ器件逡逑ａ）邋Ｂｕｌｋ邋ｓｉｌｉｃｏｎ邋ＣＭＯＳ邋ｄｅｖｉｃｅｓ邐ｂ）邋ＳＯＩ邋ＣＭＯＳ邋ｄｅｖｉｃｅｓ逡逑圖２－１邋ＣＭＯＳ器件的示意圖逡逑Ｆｉｇｕｒｅ２－１邋Ｓｃｈｅｍａｔｉｃ邋ｄｉａｇｒａｍ邋ｏｆ邋ＣＭＯＳ邋ｄｅｖｉｃｅｓ逡逑２．１．１邐ＳＯＩ器件分類逡逑ＳＯＩ器件頂層硅膜的厚度直接影響著整個器件的特性。可以根據頂層硅膜的厚逡逑度和最大耗盡層的寬度來區(qū)分ＳＯＩ器件ｆ３５ｌ當硅膜厚度大于兩倍的最大耗盡寬度逡逑時，稱之為部分耗盡器件（ＰＤ：邋Ｐａｒｔｉａｌｌｙ邋Ｄｅｐｌｅｔｅｄ），也就是ＰＤＳＯＩ器件。中性體區(qū)逡逑５逡逑

在每克硅上沉積１０＿５焦耳的輻射能量，而Ｇｙ的定義是在每千克物質內沉積１焦耳逡逑的輻射能量。這兩個單位可以進行互換，互換的比例為ｌＧｙ＝１０0ｒａｄ（Ｓｉ）�？倓┝枯楀义险盏脑韴D如圖２－２所示。逡逑＿Ｌ＿Ｅｍｐｔｙ邋＆逡逑邐邐４．ｑｐＦｉｌ］ｅｄ逡逑廣、八”ｗ邐ｓｉ0２邋邐Ｅｖ逡逑ｊ邋Ｓｉ邋／邋ＳｉＣ逡逑圖２－２總劑量輻照原理圖［３７］逡逑Ｆｉｇｕｒｅ２－２邋Ｐｒｉｎｃｉｐｌｅ邋ｏｆ邋ＴＩＤ邋ｉｒｒａｄｉａｔｉｏｎ＾７＾逡逑以ＮＭＯＳ為例，總劑量輻照能夠產生電子空穴對，其中一部分電子空穴對會逡逑７逡逑
【學位授予單位】：北京交通大學
【學位級別】：碩士
【學位授予年份】：2019
【分類號】：TN432

【參考文獻】

相關期刊論文 前1條

1 白會新;李洪革;謝樹果;蘇東林;;抗電磁干擾低電壓CMOS放大器設計[J];電子學報;2015年09期

相關碩士學位論文 前4條

1 張景超;抗電磁干擾電流鏡電路設計[D];河北大學;2017年

2 陳毅華;場效應晶體管單粒子效應的機制與加固方法研究[D];湘潭大學;2016年

3 孟德;集成電路電磁敏感度（EMS）評測系統設計及其應用研究[D];蘇州大學;2014年

4 李瑩;集成電路互連線電磁敏感性的建模研究[D];華北電力大學;2013年

，

本文編號：2639927