發(fā)布時間：2017-03-23 14:20

  本文關(guān)鍵詞：基于FPGA的數(shù)字多道系統(tǒng)實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：由于數(shù)字信號處理技術(shù)的日益成熟以及模數(shù)轉(zhuǎn)換器技術(shù)高速發(fā)展,數(shù)字多道相對模擬多道表現(xiàn)出更多優(yōu)點(diǎn)。數(shù)字多道系統(tǒng)(MCA)由于穩(wěn)定性和靈活性強(qiáng),脈沖處理精度高,脈沖通過率高,脈沖幅度值提取方法可被進(jìn)一步優(yōu)化。采用數(shù)字多道系統(tǒng)編程更加便捷,脈沖處理算法和參數(shù)的改變及調(diào)整更加靈活,其實(shí)用性強(qiáng),并且數(shù)字電路較傳統(tǒng)模擬電路精度更高、體積更小、應(yīng)用更加廣泛。影響數(shù)字多道能譜分辨率的主要問題之一是基線的波動,通常需要采用基線扣除方法來消除,但當(dāng)基線上疊加了高頻隨機(jī)噪聲的時候,基線的判別變得非常困難。本文通過采用最大值最小值搜索方法,巧妙地實(shí)現(xiàn)了脈沖峰值和基線的快速判別,使得高頻隨機(jī)噪聲的影響得以消除,提高了能譜系統(tǒng)的能量分辨率和計數(shù)率。該課題完成了基于ARM+FPGA的數(shù)字多道系統(tǒng)的設(shè)計,模擬電路部分的前放和線放電路分別采用Cremat公司的CR-110以及CR-200。數(shù)字多道系統(tǒng)部分控制器ARM采用TQ2440,數(shù)字處理芯片F(xiàn)PGA采用Altera公司的EP2C8Q208C8N。探測器輸出電流脈沖經(jīng)前置放大電路后高斯成形,將高斯成形信號經(jīng)高速ADC量化成數(shù)字信號,經(jīng)FPGA做閾值判別、尋峰、幅度值獲取、幅度值存儲。幅度值存儲數(shù)據(jù)串行傳送至ARM,再通過USB傳輸線傳送至上位機(jī),在上位機(jī)上繪制出能譜。FPGA與ARM之間用總線傳輸方式進(jìn)行通信,ARM與上位機(jī)之間用USB傳輸線通信,ARM驅(qū)動FPGA及USB,驅(qū)動程序的編寫及驅(qū)動模塊的生成在上位機(jī)Linux操作系統(tǒng)下完成。本文中的數(shù)字編程部分在Quartus II軟件中采用Verilog HDL語言完成,電路仿真軟件采用mentor graphics公司的Modelsim6.6對尋峰算法進(jìn)行了仿真。幅度值獲取算法部分分別采用了峰峰值法、平均值法、固定基線法三種算法。并對三種算法對能譜分辨的影響做了具體分析。實(shí)驗(yàn)部采用Am241放射源照射碲鋅鎘(CdZnTe)探測器,分別分析了探測器在幾種等差高壓值下能譜分辨率的變化趨勢及原理。該系統(tǒng)采用很好的人機(jī)交互模式,由ARM配置并且控制FPGA,在上位機(jī)繪圖界面輸入采集時間,通過控制FPGA芯片的工作時長來控制整個系統(tǒng)工作時長。該系統(tǒng)靈活性較強(qiáng),可以根據(jù)不同前放信號基線值的不同,相應(yīng)的改變FPGA中算法的閾值大小,來獲取對應(yīng)信號的能譜,減少了傳統(tǒng)模擬調(diào)理電路中的扣除基線環(huán)節(jié)。因此,該數(shù)字多道系統(tǒng)實(shí)用性很強(qiáng),有利于高性能能譜分析系統(tǒng)的工程實(shí)現(xiàn)。
【關(guān)鍵詞】：數(shù)字多道系統(tǒng) ARM FPGA 幅度值獲取 CdZnTe探測器
【學(xué)位授予單位】：重慶大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN791;TL81
【目錄】：

• 中文摘要3-5
• 英文摘要5-9
• 1 緒論9-21
• 1.1 課題研究背景9-10
• 1.2 國內(nèi)外現(xiàn)狀10-18
• 1.2.1 像素陣列探測器的發(fā)展?fàn)顩r10-11
• 1.2.2 讀出電路的發(fā)展?fàn)顩r11-16
• 1.2.3 數(shù)字多道發(fā)展?fàn)顩r16-18
• 1.3 課題的學(xué)術(shù)和實(shí)際意義18
• 1.4 本文主要工作及本文結(jié)構(gòu)18-21
• 2 探測器工作原理及算法21-29
• 2.1 核輻射探測器概述21
• 2.2 半導(dǎo)體探測器工作原理21-23
• 2.3 半導(dǎo)體探測器系統(tǒng)的主要參數(shù)23-24
• 2.3.1 探測效率23
• 2.3.2 分辨率23
• 2.3.3 噪聲23-24
• 2.3.4 線性24
• 2.4 梯形成形算法24-26
• 2.5 峰值檢測算法26-28
• 2.5.1 最大值最小值法26-27
• 2.5.2 固定基線法27
• 2.5.3 前平均值法27-28
• 2.6 本章小結(jié)28-29
• 3 系統(tǒng)電路設(shè)計29-39
• 3.1 系統(tǒng)電路框圖29-30
• 3.2 前端模擬電路30-31
• 3.3 系統(tǒng)電路原理圖設(shè)計31-38
• 3.3.1 ADC電路設(shè)計31-33
• 3.3.2 電平轉(zhuǎn)換電路33-34
• 3.3.3 FPGA全局時鐘電路34-35
• 3.3.4 FPGA配置電路35-37
• 3.3.5 系統(tǒng)邏輯框圖37-38
• 3.4 本章小結(jié)38-39
• 4 FPGA數(shù)字編程及仿真39-49
• 4.1 時鐘模塊的設(shè)置39
• 4.2 控制模塊39-42
• 4.3 峰值檢測模塊42-44
• 4.3.1 輸入準(zhǔn)高斯信號基線值確定42-43
• 4.3.2 峰值檢測模塊程序設(shè)計43-44
• 4.4 幅度值存儲及輸出模塊44-47
• 4.5 本章小結(jié)47-49
• 5 ARM程序設(shè)計49-59
• 5.1 鏡像文件制作49-50
• 5.2 驅(qū)動及應(yīng)用程序50-57
• 5.2.1 設(shè)備驅(qū)動概述及分類50
• 5.2.2 驅(qū)動程序50-52
• 5.2.3 FPGA驅(qū)動程序設(shè)計52-55
• 5.2.4 USB驅(qū)動程序55-56
• 5.2.5 頂層應(yīng)用程序56
• 5.2.6 上位機(jī)程序設(shè)計56-57
• 5.3 本章小結(jié)57-59
• 6 實(shí)驗(yàn)及測試結(jié)果59-69
• 6.1 系統(tǒng)測試59
• 6.2 用標(biāo)準(zhǔn)的信號標(biāo)定多道系統(tǒng)59-61
• 6.3 平板探測器Am241能譜測試61-62
• 6.4 四像素探測器Am241能譜測試62-65
• 6.4.1 三種峰值檢測法比較63-64
• 6.4.2 峰峰值檢測法實(shí)驗(yàn)64-65
• 6.5 實(shí)驗(yàn)結(jié)果分析65-68
• 6.6 本章小結(jié)68-69
• 7 總結(jié)與展望69-71
• 致謝71-73
• 參考文獻(xiàn)73-79
• 附錄79
• A.作者在攻讀學(xué)位期間發(fā)表的論文79

【相似文獻(xiàn)】

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 何艷;基于FPGA的數(shù)字多道系統(tǒng)實(shí)現(xiàn)[D];重慶大學(xué);2016年

  本文關(guān)鍵詞：基于FPGA的數(shù)字多道系統(tǒng)實(shí)現(xiàn)，，由筆耕文化傳播整理發(fā)布。

本文編號：263933