【摘要】：隨著現(xiàn)代通訊技術(shù)日新月異的發(fā)展與更新,5G移動(dòng)通信、物聯(lián)網(wǎng)、車聯(lián)網(wǎng)不斷地引起學(xué)術(shù)界和工業(yè)界的廣泛關(guān)注,具有廣闊的應(yīng)用前景和市場(chǎng)潛力。人們對(duì)無(wú)線通訊的需求也要求無(wú)線通訊設(shè)備能在任何時(shí)間、任何地點(diǎn)使用,因而擁有更小的尺寸、更低的功耗、更好的性能的通訊設(shè)備也越來(lái)越受到人們的追捧,這些需求極大的促進(jìn)了集成電路產(chǎn)業(yè)的蓬勃發(fā)展。傳統(tǒng)的III-V族(如GaAs、InP等)材料芯片雖然具有較高的線性度和較高的功率效率,但成本高、不易于集成、熱導(dǎo)性能較差等不可忽視的缺點(diǎn)成為了人們追求小型化、低功耗、低成本的巨大阻礙。SiGe工藝與Si工藝可以兼容,有著極高的集成度,而且制造成本家較低,功耗也很低,未來(lái)將逐漸取代III-V族材料芯片在市場(chǎng)的地位,高性能硅基通訊芯片的設(shè)計(jì)和研究對(duì)滿足人們對(duì)無(wú)線通信系統(tǒng)的需求、對(duì)無(wú)線通信系統(tǒng)的發(fā)展有著舉足輕重的意義�；谝陨�,本文基于IBM 0.13-μm SiGe BiCMOS 8HP工藝,研究設(shè)計(jì)了一種物聯(lián)網(wǎng)頻段(LoRa(470M-510MHz)、eMTC(700M-960MHz)、NB-IoT(700M-960MHz))的功率放大器和基于IBM 0.13-μm CMOS工藝,研究設(shè)計(jì)了一種車聯(lián)網(wǎng)頻段(5.9GHz)低功耗混頻器。其中功率放大器在傳統(tǒng)的Cascode(共源共柵)結(jié)構(gòu)的基礎(chǔ)上,采用多重(5層)堆疊結(jié)構(gòu),增大輸出電壓的擺幅從而增大輸出功率。在輸出功率一定的情況下,使用多層晶體管疊加的結(jié)構(gòu),可極大減小電流,低頻時(shí),由于使用的電感較大,此方法可減小電感的截面寬度從而減小電感面積。同時(shí)放大器輸入輸出使用RC反饋的形式,增大電路的穩(wěn)定性。另外,低功耗混頻器在傳統(tǒng)的基爾伯特結(jié)構(gòu)的基礎(chǔ)上,去掉尾電流源,使用LC并聯(lián)作為負(fù)載,減少電路的堆疊來(lái)減小電源電壓,達(dá)到減少功耗的效果;次外,使跨導(dǎo)級(jí)的晶體管工作在亞閾值區(qū),也大大減小了電路的功耗。本文所設(shè)計(jì)的物聯(lián)網(wǎng)頻段功率放大器的版圖后仿真結(jié)果:在7.5V的電源電壓下,小信號(hào)增益大于20dB,最大輸出功率為28.1dBm,1dB壓縮點(diǎn)輸出功率為26.5dBm,最大的功率附加效率(PAE)大于41%,芯片面積(包括PAD)為1.26mm×1.12mm。車聯(lián)網(wǎng)頻段低功耗混頻器的版圖后仿真結(jié)果:在1.1V的電源電壓下,變頻增益為5.8dB,輸出P1dB為-2.4dBm,功耗為0.985mW,輸出3階交調(diào)為5.1dBm。核心電路的芯片面積為440μm×360μm。
【圖文】：

并行A&B功率放大器

(a) (b)圖 1-2 2.4G 功率放大器。(a)放大器原理圖；(b)放大器實(shí)物照片2014 年，Los Angeles 南加州大學(xué)的 Kunal Datta 等人采用 0.13-μm SiGe BiCMOS工藝，，通過(guò)單元對(duì)功率的適當(dāng)組合，實(shí)現(xiàn)了一種高效的瓦特級(jí) ClassE 功率放大器，峰值輸出功率達(dá)到 20dBm，峰值 PAE 達(dá)到 31.5%，并且使用兩層堆疊和三層堆疊晶體管的方式使輸出功率達(dá)到 23.4dBm，效率達(dá)到 34.9%[7]，如圖 1-3 所示。
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2019
【分類號(hào)】：TN722.75

【參考文獻(xiàn)】

相關(guān)期刊論文 前3條

1 吳拓;陳弘毅;錢大宏;;一種改進(jìn)LC匹配電路的Class-F射頻功率放大器[J];微電子學(xué)與計(jì)算機(jī);2010年01期

2 吳拓;陳弘毅;錢大宏;;一種新型自適應(yīng)偏置線性功率放大器[J];微電子學(xué)與計(jì)算機(jī);2009年11期

3 宋丹;張曉林;夏溫博;;低壓NMOS襯底偏置折疊級(jí)聯(lián)輸入Gilbert混頻器[J];北京航空航天大學(xué)學(xué)報(bào);2008年07期

相關(guān)博士學(xué)位論文 前1條

1 余振興;CMOS工藝毫米波低噪放和混頻器的研究與設(shè)計(jì)[D];東南大學(xué);2015年

相關(guān)碩士學(xué)位論文 前3條

1 劉兵;硅基毫米波放大器研究與設(shè)計(jì)[D];電子科技大學(xué);2018年

2 唐德喬;Ka波段MMIC功率放大器芯片設(shè)計(jì)[D];電子科技大學(xué);2017年

3 李文杰;基于SiGe BiCMOS技術(shù)的HBT設(shè)計(jì)及工藝研究[D];電子科技大學(xué);2007年

本文編號(hào)：2636101