發(fā)布時(shí)間：2020-04-19 00:34

【摘要】：信息產(chǎn)業(yè)革命的深入發(fā)展推動(dòng)了半導(dǎo)體產(chǎn)業(yè)的蓬勃發(fā)展,也使集成電路應(yīng)用領(lǐng)域不斷擴(kuò)展和延伸。與此同時(shí),對(duì)集成電路中各個(gè)模塊的性能要求也越來(lái)越高�；鶞�(zhǔn)電壓源作為能夠?yàn)槠渌娐坊蛳到y(tǒng)提供穩(wěn)定精確的基準(zhǔn)電壓的集成電路模塊,其性能會(huì)直接影響集成電路系統(tǒng)的整體性能。帶隙基準(zhǔn)源以其良好的工藝兼容性、優(yōu)良的性能成為應(yīng)用最為廣泛的基準(zhǔn)源。因此,本文重點(diǎn)對(duì)帶隙基準(zhǔn)電壓源進(jìn)行深入研究與設(shè)計(jì)。本文首先對(duì)帶隙基準(zhǔn)電壓源的工作原理進(jìn)行了深入的探討,分析和比較了幾種經(jīng)典結(jié)構(gòu)的帶隙基準(zhǔn)電壓源,深入分析了影響帶隙基準(zhǔn)電壓源性能的誤差因素,分析了帶隙基準(zhǔn)電壓源高階溫度補(bǔ)償?shù)姆椒āＨ缓?在對(duì)帶隙基準(zhǔn)電壓源理論分析的基礎(chǔ)之上,針對(duì)不同的應(yīng)用需求,本文設(shè)計(jì)了兩款帶隙基準(zhǔn)電壓源。(1)針對(duì)傳統(tǒng)一階溫度補(bǔ)償帶隙基準(zhǔn)源的不足,本文采用SMIC 0.18?m工藝設(shè)計(jì)了一款低溫度系數(shù)高電源抑制比的帶隙基準(zhǔn)電壓源。在常規(guī)一階溫度補(bǔ)償?shù)幕A(chǔ)上,采用動(dòng)態(tài)閾值MOS管產(chǎn)生溫度補(bǔ)償電流,修正基準(zhǔn)源輸出的溫度曲線,降低了輸出電壓的溫度系數(shù);運(yùn)用MOS管構(gòu)成的低通濾波器,濾除高頻噪聲,提高了基準(zhǔn)源的電源抑制比。經(jīng)理論分析和仿真驗(yàn)證,該帶隙基準(zhǔn)電壓源在-40℃~130℃溫度范圍內(nèi),溫度系數(shù)為1.54 ppm/℃,電源抑制比在10 Hz頻率處為-76 dB,在100 kHz頻率處為-85dB,在15 MHz頻率處為-63 dB。(2)為滿足低電壓應(yīng)用的需求,采用SMIC 0.18?m工藝設(shè)計(jì)了一款低壓帶隙基準(zhǔn)電壓源。用負(fù)反饋箝位電路代替?zhèn)鹘y(tǒng)基準(zhǔn)源中的運(yùn)放,以減小運(yùn)放失調(diào)帶來(lái)的誤差;采用分段溫度補(bǔ)償技術(shù)降低了輸出電壓的溫度系數(shù),利用電流模技術(shù)實(shí)現(xiàn)了低壓輸出。仿真結(jié)果顯示,在-40℃~125℃溫度范圍內(nèi),溫度系數(shù)為11.2 ppm/℃,電源抑制比為-74 dB。最后,根據(jù)集成電路版圖設(shè)計(jì)規(guī)則,對(duì)本文設(shè)計(jì)的帶隙基準(zhǔn)電壓源進(jìn)行了版圖設(shè)計(jì)。綜上所述,本文設(shè)計(jì)的兩款帶隙基準(zhǔn)電壓源都具有較好的綜合性能,可為數(shù)據(jù)轉(zhuǎn)換電路、電源管理芯片等提供高精度的基準(zhǔn)電壓,具有較大的應(yīng)用價(jià)值。
【圖文】：

圖 4-25 加入低通濾波器后帶隙基準(zhǔn)源電源抑制比 4-24 和圖 4-25 中電源抑制比曲線的對(duì)比，，可以看出，由100101102103104105106107108f [Hz]-120-100-80-60-40-20

列出了仿真結(jié)果和相關(guān)研究的性能參數(shù)的對(duì)比，可以看出對(duì)比文獻(xiàn)，電源抑制比在低頻時(shí)低于部分文獻(xiàn)，而在高頻有一定的優(yōu)勢(shì)。表 4-2 仿真結(jié)果和相關(guān)文獻(xiàn)對(duì)比文獻(xiàn)[5] 文獻(xiàn)[16] 文獻(xiàn)[29] 文獻(xiàn)[電壓/V 0.489 0.474 1.25 0.89藝/μm 0.18 0.18 0.5 0.18范圍/℃ -30-110 -40-90 -40-100 -30-8數(shù)/ppm/℃ 6.5 24.5 17 19制比/dB10Hz-75 -40 -80 -75制比/dB00Hz-61 -25 -50 -58制比/dB5MHz-59 N/A N/A -60
【學(xué)位授予單位】：廣西師范大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類號(hào)】：TN432

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 張長(zhǎng)春;呂超群;郭宇鋒;方玉明;陳德媛;李衛(wèi);;低溫度系數(shù)高電源抑制比帶隙基準(zhǔn)源的設(shè)計(jì)[J];南京郵電大學(xué)學(xué)報(bào)(自然科學(xué)版);2013年02期

相關(guān)碩士學(xué)位論文 前6條

1 曹應(yīng)偉;高電源抑制比帶隙基準(zhǔn)電壓源設(shè)計(jì)[D];哈爾濱理工大學(xué);2017年

2 支知淵;高精度帶隙基準(zhǔn)電壓源的設(shè)計(jì)[D];西安微電子技術(shù)研究所;2016年

3 王劍;CMOS帶隙基準(zhǔn)源研究以及應(yīng)用[D];南京郵電大學(xué);2015年

4 溫威;CMOS Pipeline ADC/帶隙基準(zhǔn)電壓源的設(shè)計(jì)[D];湖南大學(xué);2014年

5 薛婷;用于高速A/D轉(zhuǎn)換器的高精度基準(zhǔn)源設(shè)計(jì)研究[D];西安電子科技大學(xué);2014年

6 張靜;CMOS帶隙基準(zhǔn)源高階溫度補(bǔ)償?shù)脑O(shè)計(jì)與仿真[D];西南交通大學(xué);2013年

本文編號(hào)：2632717