【摘要】：隨著集成電路的迅猛發(fā)展,半導(dǎo)體制程工藝進(jìn)入深亞微米領(lǐng)域乃至納米領(lǐng)域,靜電放電(ESD,Electro-Static Discharge)現(xiàn)象已經(jīng)成為造成芯片和電子產(chǎn)品失效的主要原因。同時(shí)伴隨著ESD設(shè)計(jì)窗口的縮小,降低觸發(fā)電壓和提高維持電壓成為了ESD防護(hù)設(shè)計(jì)的兩大設(shè)計(jì)要點(diǎn)。本文使用理論分析和TACD(Technology Computer Aided Design)仿真相結(jié)合的方法,以降低觸發(fā)電壓和提高維持電壓為設(shè)計(jì)目標(biāo),對結(jié)構(gòu)復(fù)雜度較高的可控硅(Silicon Controlled Rectifier,SCR)和鍺硅異質(zhì)結(jié)雙極型晶體管(SiGe Hetero-junction Bipolar Transistor,HBT)進(jìn)行研究。研究工作主要有:基礎(chǔ)單體ESD防護(hù)器件的工作原理分析及傳輸線脈沖(Transmission Line Pulse,TLP)測試結(jié)果分析,NHTSCR(Novel HBT-Triggered SCR)的開啟原理及載流子導(dǎo)通路徑分析及優(yōu)化設(shè)計(jì),新型NTSCR(NPN-Triggered SCR)優(yōu)化原理及性能仿真。本文主要創(chuàng)新成果如下:一是針對HTSCR低維持電壓的特性,本文提出一種新型ESD防護(hù)結(jié)構(gòu):NHTSCR。在ESD脈沖下,NHTSCR通過HBT與反向HBT的分流作用抑制了SCR器件的正反饋效應(yīng),增加了器件維持電壓,達(dá)到提高器件抗閂鎖免疫能力的目的,并且通過外加電阻的方法降低了器件觸發(fā)電壓。測試結(jié)果表明:在ESD脈沖下,傳統(tǒng)HTSCR的維持電壓為1.34V,NHTSCR將其提高至3.72 V。在0.35μm SiGe BiCMOS 3.3V工藝下,NHTSCR可以解決閂鎖問題,滿足ESD設(shè)計(jì)窗口。二是針對傳統(tǒng)SCR高觸發(fā)電壓和低維持電壓的特性,設(shè)計(jì)了一種新型NTSCR(NPN-Triggered SCR)器件,NTSCR利用基極浮置的寄生NPN BJT(Bipolar Junction Transistor)作輔助觸發(fā)源,且寄生NPN管的集電區(qū)摻雜濃度較高,發(fā)射區(qū)摻雜濃度較低,因而具備較低的導(dǎo)通電壓。在ESD脈沖下,隨著SCR器件的開啟,電流路徑分為兩條:一條仍流經(jīng)基極浮置的NPN管,另一條流經(jīng)反偏結(jié)和寄生SCR。測試結(jié)果表明:與SCR相比,NTSCR的觸發(fā)電壓降低了12.2V,維持電壓提升了4.4V,在5V工作電源下,滿足ESD設(shè)計(jì)窗口。
【學(xué)位授予單位】：鄭州大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2019
【分類號】：TN305

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 徐斌裕;電花隙防護(hù)器件[J];微電子學(xué);1988年06期

2 徐斌裕,張利華;硬限幅防護(hù)器件參數(shù)測量方法[J];微電子學(xué);1988年06期

3 周紹文;半導(dǎo)體電磁脈沖防護(hù)器件性能測試[J];微電子學(xué)與計(jì)算機(jī);1989年12期

4 ;產(chǎn)品推薦[J];現(xiàn)代制造;2006年07期

5 ;陶瓷ESD防護(hù)器件[J];傳感器世界;2015年07期

6 陳永光;劉進(jìn);譚志良;張希軍;李名杰;;基于可控硅整流器的靜電放電防護(hù)器件延遲特性[J];高電壓技術(shù);2011年12期

7 張耀輝;黃劉宏;李躍波;楊杰;劉鋒;何為;熊久良;;浪涌防護(hù)器件超寬帶脈沖注入測試系統(tǒng)設(shè)計(jì)[J];防護(hù)工程;2018年01期

8 孫海濤;聶秋梅;劉巍;胡小文;李笑然;水玲玲;周國富;;基于液晶高分子聚合物的激光防護(hù)器件[J];華南師范大學(xué)學(xué)報(bào)(自然科學(xué)版);2018年01期

9 王振興;武占成;張希軍;劉進(jìn);;典型ESD防護(hù)器件失效機(jī)理研究[J];半導(dǎo)體技術(shù);2011年12期

10 馬藝珂;梁海蓮;顧曉峰;王鑫;劉湖云;;ESD防護(hù)器件中SCR結(jié)構(gòu)開啟速度的優(yōu)化與分析[J];固體電子學(xué)研究與進(jìn)展;2018年02期

相關(guān)會議論文 前3條

1 韓雁;霍明旭;劉岐;宋波;馬慶容;朱科翰;沈曄暉;杜曉陽;董樹榮;;靜電放電人體模型測試標(biāo)準(zhǔn)的問題研究[A];第十屆中國科協(xié)年會論文集（四）[C];2008年

2 俞陽;石立華;萬浩江;周穎慧;;電涌保護(hù)器對核電磁脈沖的響應(yīng)性能測試與分析[A];第17屆全國電磁兼容學(xué)術(shù)會議論文集[C];2007年

3 孫相海;何勝;;電源SPD的選擇和使用[A];第27屆中國氣象學(xué)會年會大氣物理學(xué)與大氣環(huán)境分會場論文集[C];2010年

相關(guān)重要報(bào)紙文章 前1條

1 本報(bào)記者 趙艷秋;ESD器件：新接口市場是熱點(diǎn) 集成EMI方案將流行[N];中國電子報(bào);2009年

相關(guān)博士學(xué)位論文 前6條

1 梁海蓮;集成電路高壓ESD防護(hù)器件的研究[D];江南大學(xué);2014年

2 曾杰;集成電路新型ESD防護(hù)器件研究[D];浙江大學(xué);2016年

3 鄢永明;靜電放電及其防護(hù)器件研究[D];湖南大學(xué);2016年

4 楊兆年;CMOS工藝靜電保護(hù)電路與器件的特性分析和優(yōu)化設(shè)計(jì)[D];西安電子科技大學(xué);2015年

5 馬飛;先進(jìn)工藝下集成電路的靜電放電防護(hù)設(shè)計(jì)及其可靠性研究[D];浙江大學(xué);2014年

6 杜曉陽;CMOS射頻集成電路片上ESD防護(hù)研究[D];浙江大學(xué);2009年

相關(guān)碩士學(xué)位論文 前10條

1 許海龍;基于BJT與SCR的片上ESD防護(hù)研究[D];鄭州大學(xué);2019年

2 王鑫;高維持電壓ESD防護(hù)器件設(shè)計(jì)及抗閂鎖研究[D];江南大學(xué);2018年

3 馬藝珂;集成電路ESD防護(hù)器件開啟速度及溫度特性的研究[D];江南大學(xué);2018年

4 艾麗云;基于深亞微米工藝ESD防護(hù)器件與防護(hù)網(wǎng)絡(luò)研究[D];國防科學(xué)技術(shù)大學(xué);2016年

5 馬浪凱;強(qiáng)電磁脈沖下傳導(dǎo)防護(hù)器件瞬態(tài)響應(yīng)特性研究[D];西安電子科技大學(xué);2018年

6 張曉敏;電磁脈沖防護(hù)器件電氣參數(shù)測試研究[D];東南大學(xué);2017年

7 朱科翰;CMOS集成電路片上靜電放電防護(hù)器件的設(shè)計(jì)與分析[D];江南大學(xué);2008年

8 謝繼;集成電路中ESD防護(hù)器件的仿真研究[D];大連理工大學(xué);2010年

9 張聰凌;ESD防護(hù)器件的電路級仿真及建模[D];浙江大學(xué);2008年

10 唐保軍;新型ESD防護(hù)器件與電路的結(jié)構(gòu)設(shè)計(jì)及特性分析[D];西安電子科技大學(xué);2010年

，

本文編號：2632558