【摘要】：片上處理器是SoC的核心和基礎部件,但傳統(tǒng)的硬件調(diào)試解決方案無法解決片上處理器的調(diào)試追蹤的要求。如何在復雜度不斷提升的SoC芯片上實現(xiàn)片上處理器的監(jiān)控,是一項重要的研究內(nèi)容。在芯片開發(fā)過程中,當片上處理器要分析系統(tǒng)的異常中斷以及多任務處理時,目前傳統(tǒng)基于片外儀器的處理器監(jiān)控技術(shù)已經(jīng)難以測量片內(nèi)數(shù)據(jù)流、指令流和堆棧出入等片上處理器信息。在片上處理器實時運行時,只能使用串口打印輸出的方法來做處理器狀態(tài)的監(jiān)控�，F(xiàn)在的調(diào)試方法不能檢測多任務處理和睡眠模式,基本不能看到處理器內(nèi)部運行情況。本論文設計的運行監(jiān)控電路實現(xiàn)了對片上處理器指令和數(shù)據(jù)的監(jiān)控,同時將監(jiān)控數(shù)據(jù)存儲起來以供SoC設計人員調(diào)試芯片,從而加快了SoC的開發(fā)效率。本論文以ARM CoreSight架構(gòu)為基礎,結(jié)合AMBA總線技術(shù)對運行監(jiān)控電路進行設計。片上處理器運行監(jiān)控電路主要實現(xiàn)監(jiān)控數(shù)據(jù)的收集、控制和存儲功能。運行監(jiān)控電路由四部分組成,分別為監(jiān)控源模塊、監(jiān)控控制模塊、監(jiān)控連接模塊以及監(jiān)控存儲模塊。監(jiān)控源模塊主要有兩個單元,分別為嵌入式追蹤單元和AHB總線追蹤單元。監(jiān)控控制模塊主要由嵌入式交叉觸發(fā)單元和調(diào)試訪問端口單元組成。監(jiān)控連接模塊主要由ATB橋、ATB聚合器和ATB復制器三部分組成。監(jiān)控存儲模塊主要由追蹤端口接口單元和嵌入式追蹤緩存組成。其中監(jiān)控源模塊主要完成監(jiān)控數(shù)據(jù)和指令的收集功能,在處理器運行過程中非侵入式的完成監(jiān)控數(shù)據(jù)的收集。監(jiān)控控制模塊實現(xiàn)了監(jiān)控數(shù)據(jù)的控制過濾的功能,在執(zhí)行監(jiān)控操作前,可以通過寄存器配置控制指令流和數(shù)據(jù)流的行為。監(jiān)控連接模塊的功能主要是連接整個監(jiān)控電路的各個子模塊,用來傳遞各個模塊之間的信息。監(jiān)控存儲模塊的主要功能是對最后的監(jiān)控信息進行存儲與處理。片上處理器運行監(jiān)控電路將收集的數(shù)據(jù)通過AXI總線寫入內(nèi)存或通過網(wǎng)絡發(fā)送到其它調(diào)試設備。傳輸?shù)狡夂笫褂谜{(diào)試軟件進行監(jiān)控數(shù)據(jù)的分析。本論文設計的監(jiān)控電路可以方便的調(diào)試和發(fā)現(xiàn)芯片設計過程中的漏洞,并且對于芯片的設計和調(diào)試具有較大的推進作用。
【圖文】：

圖4.1 ARM CoreSight 架構(gòu)CoreSight 架構(gòu)由各種組件構(gòu)成，每個組件完成特定的功能。AR有：更少的引腳提高整個系統(tǒng)操作的可視性。有芯片供應商提供標準解決方案以獲得最廣泛的工具支持。于單個 ARM 內(nèi)核，多核或內(nèi)核和 DSP 系統(tǒng)。產(chǎn)品上市速度，實現(xiàn)更可靠，更高性能的產(chǎn)品。最高頻率的處理器和低功耗 SoC。要是指觀察或修改設計部分狀態(tài)的功能。CoreSight 用于調(diào)試處理器寄存器值的功能以及使用復雜的觸發(fā)和監(jiān)視資源。調(diào)試執(zhí)行，通過收集狀態(tài)信息以解決問題。跟蹤功能連續(xù)收集系統(tǒng)線分析。跟蹤和調(diào)試可以在設計流程的所有階段一起使用，從件開發(fā)和優(yōu)化，甚至到現(xiàn)場調(diào)試或故障分析。ARM CoreSight碼跟蹤提供了一種有效的機制。在處理器上運行的軟件可以寫

圖4.11 ATB 橋基本操作12 顯示了到 ATB 橋的兩個接口上的刷新方式。所有信號都為高電平，，比 AFVALIDM 晚一個周期。這也會導致刷新確認到 AFREADYM。圖4.12 主從接口的 ATB 刷新操作
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TN47

【參考文獻】

相關(guān)期刊論文 前10條

1 韓格欣;許翔;劉嘯宇;代麗男;薄純娟;;ARM CoreSight調(diào)試與追蹤體系在Cortex M3內(nèi)核中的實現(xiàn)[J];物聯(lián)網(wǎng)技術(shù);2014年07期

2 陶興源;;具有4串口處理能力的CPU模塊的測試方法[J];光電技術(shù)應用;2013年01期

3 劉嘯濱;郭兵;沈艷;朱建;王繼禾;伍元勝;;基于ARM處理器的嵌入式軟件能耗統(tǒng)計模型[J];電子科技大學學報;2012年05期

4 黃國睿;張平;魏廣博;;多核處理器的關(guān)鍵技術(shù)及其發(fā)展趨勢[J];計算機工程與設計;2009年10期

5 虞致國;魏敬和;;一種基于JTAG的SoC片上調(diào)試系統(tǒng)的設計[J];微電子學與計算機;2009年05期

6 竇建華;孫強;陸俊峰;;基于JTAG和FPGA的嵌入式SOC驗證系統(tǒng)設計與實現(xiàn)[J];合肥工業(yè)大學學報(自然科學版);2009年03期

7 鄭曉光;白國強;;一種基于JTAG的SOC測試電路設計及實現(xiàn)[J];微電子學與計算機;2009年01期

8 黃志海;周小會;糜正琨;;基于JTAG接口實現(xiàn)ARM的FPGA在線配置[J];單片機與嵌入式系統(tǒng)應用;2009年01期

9 李寧;宋薇;周薇;;嵌入式開發(fā)工具發(fā)展趨勢[J];單片機與嵌入式系統(tǒng)應用;2008年12期

10 扈嘯;陳書明;;面向多核片上Trace數(shù)據(jù)流合成的隊列調(diào)度算法設計及實現(xiàn)[J];計算機研究與發(fā)展;2008年03期

相關(guān)博士學位論文 前1條

1 李麗;集成電路設計方法及IP設計技術(shù)的研究[D];合肥工業(yè)大學;2002年

相關(guān)碩士學位論文 前5條

1 徐攀;基于JTAG的芯片互連測試技術(shù)的研究與實現(xiàn)[D];西安電子科技大學;2014年

2 董哲;基于JTAG的MCU調(diào)試模塊設計與實現(xiàn)[D];西安科技大學;2013年

3 徐文昌;SoC調(diào)試跟蹤系統(tǒng)的設計與實現(xiàn)[D];西安電子科技大學;2012年

4 王陽贊;ARM CoreSight跟蹤調(diào)試技術(shù)的研究與應用[D];武漢理工大學;2009年

5 鐘耿;嵌入式系統(tǒng)片上調(diào)試研究[D];浙江大學;2008年

本文編號：2629526