【摘要】：當(dāng)前的集成電路制造工藝已經(jīng)趨向制程極限,多年來(lái)工藝革命掩蓋的時(shí)鐘歪斜、電源分布等同步設(shè)計(jì)短板將會(huì)成為制約芯片級(jí)集成電路系統(tǒng)產(chǎn)業(yè)發(fā)展的主因。擁有低功耗、低電磁輻射、模塊化與可組合性設(shè)計(jì)、靈活性供電等優(yōu)點(diǎn)的異步大規(guī)模集成電路設(shè)計(jì)將成為顛覆未來(lái)集成電路產(chǎn)業(yè)發(fā)展的主要推動(dòng)力之一。但缺乏可用的EDA工具通常被認(rèn)為是廣泛采用異步設(shè)計(jì)的主要障礙。本文致力于研究開(kāi)發(fā)出一套完整的可用于商業(yè)FPGA芯片的異步設(shè)計(jì)工具鏈。本文旨在構(gòu)建總體的EDA設(shè)計(jì)流程框架結(jié)構(gòu),并基于此提出了一些可用于優(yōu)化異步設(shè)計(jì)的綜合方法。本文提出了Tangram工具鏈,它可以將RTL級(jí)的電路設(shè)計(jì)綜合為相應(yīng)Xilinx FPGA芯片的比特流。Tangram遵循捆綁數(shù)據(jù)(bundled data,簡(jiǎn)稱BD)協(xié)議和Link-Joint模型,支持Xilinx FPGA芯片類(lèi)型架構(gòu),并集成了Xilinx商業(yè)工具和第三方開(kāi)源工具,可以較好的在FPGA芯片上實(shí)現(xiàn)用戶定制的同步和異步電路設(shè)計(jì)。在此基礎(chǔ)之上,本文基于Xilinx FPGA的xc6vlx240t-1ff1156芯片對(duì)一些典型的電路設(shè)計(jì)進(jìn)行實(shí)驗(yàn),并將Tangram工具鏈與ISE(Integrated Software Environment)和VTR(Verilog To Routing)等EDA工具進(jìn)行了實(shí)驗(yàn)結(jié)果的比較,并對(duì)工具鏈的正確性,效率和擴(kuò)展性等進(jìn)行了分析論證。
【圖文】：

蘭州大學(xué)碩士學(xué)位論文 基于 Xilinx FPGA 的異步設(shè)計(jì)工具鏈研究計(jì)執(zhí)行功能（行為）和時(shí)序仿真。Modelsim 也可以作 Tangram 工具鏈的仿真工具，與 ISim 相比功能更加研究中并未選用該軟件，就不在此贅述。二、VTR 工具鏈VTR（Verilog-to-Routing）工具鏈?zhǔn)菫殚_(kāi)發(fā) FPGA 結(jié)構(gòu)和 EDA 研究提架的全球合作項(xiàng)目。VTR 設(shè)計(jì)流程將數(shù)字電路設(shè)計(jì)的 Verilog 描述和A 體系結(jié)構(gòu)的 XML 描述作為輸入。它由解析和綜合組件（OdinII 工具化和技術(shù)映射組件（ABC 工具），封裝、布局、布線和時(shí)序分析組件（）三個(gè)部分組成。VTR 最終生成電路設(shè)計(jì)在目標(biāo) FPGA 上運(yùn)行速度和的結(jié)果，其還包括一組與設(shè)計(jì)流程一起工作的基準(zhǔn)設(shè)計(jì)[36]。VTR 設(shè)計(jì)流程如圖 2-8 所示，詳述如下。

州大學(xué)碩士學(xué)位論文 基于 Xilinx FPGA 的異步設(shè)計(jì)工具鏈研它可以通過(guò)“xdl-ncd2xdl”命令將 NCD 設(shè)計(jì)轉(zhuǎn)換為 XDL，反之亦dl -xdl2ncd”命令將 XDL 設(shè)計(jì)轉(zhuǎn)換為 NCD[37，40]。DL 可以用來(lái)表述 FPGA 設(shè)計(jì)，如能夠表示映射（未布局和未布線分布局和未布線的設(shè)計(jì)，部分布局和布線的設(shè)計(jì)，完全布局和未布及包含硬宏和硬宏的實(shí)例和硬宏定義等。這些設(shè)計(jì)文件所在的設(shè)計(jì) 2-11 所示，，本課題利用 XDL 相關(guān)命令在 ISE 設(shè)計(jì)流程與用戶自設(shè)計(jì)流程（即利用 RapidSmith 工具）之間交換設(shè)計(jì)。DL 也可以用于描述了 FPGA 資源信息，即 Xdlrc 文件。所有 XDL用到的與 FPGA 芯片資源相關(guān)的語(yǔ)句信息，都包含在 Xdlrc 文件中FPGA 芯片對(duì)應(yīng)一個(gè) Xdlrc 文件，可以通過(guò)“xdl report”命令生
【學(xué)位授予單位】：蘭州大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2019
【分類(lèi)號(hào)】：TN405;TN791

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 姜偉偉;王小妮;;Xilinx FPGA時(shí)序分析與優(yōu)化方法[J];中國(guó)新通信;2019年09期

2 ;基于Xilinx FPGA平臺(tái)的汽車(chē)環(huán)視系統(tǒng)[J];世界電子元器件;2013年01期

3 任夢(mèng)潔;石勝斌;;單尺度Retinex圖像增強(qiáng)算法在Xilinx FPGA上的高性能實(shí)現(xiàn)[J];火炮發(fā)射與控制學(xué)報(bào);2018年04期

4 蔡連峰;使用LeonardoSpectrum綜合Xilinx FPGA的VHDL程序[J];電子設(shè)計(jì)應(yīng)用;2003年06期

5 孫成春,周東明,郭子yN;MCU控制Xilinx FPGA的下載方法[J];電子技術(shù);2001年09期

6 張強(qiáng);王華;蘇宏鋒;閆曉茹;;基于Xilinx FPGA的硬件協(xié)處理器設(shè)計(jì)[J];數(shù)字技術(shù)與應(yīng)用;2017年04期

7 姜文博;陳維蛇;司蓉蓉;;xilinx系列FPGA對(duì)DDR3的訪問(wèn)接口設(shè)計(jì)[J];通訊世界;2016年05期

8 牟澄磊,張惠萍,趙新勝;基于Xilinx FPGA的高速Viterbi回溯譯碼器[J];現(xiàn)代電子技術(shù);2004年01期

9 顧義坤;倪風(fēng)雷;劉宏;;Xilinx FPGA自主配置管理容錯(cuò)設(shè)計(jì)研究[J];宇航學(xué)報(bào);2012年10期

10 ;百度推出基于Xilinx FPGA的全新公共云加速服務(wù)器[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2017年08期

相關(guān)會(huì)議論文 前2條

1 田文波;章斌;;基于SRAM的XILINX FPGA單粒子翻轉(zhuǎn)的測(cè)試和試驗(yàn)方法研究[A];第十屆全國(guó)抗輻射電子學(xué)與電磁脈沖學(xué)術(shù)年會(huì)論文集[C];2009年

2 羅昊;;基于Xilinx FPGA的內(nèi)存讀寫(xiě)與存儲(chǔ)器訪問(wèn)實(shí)現(xiàn)[A];中國(guó)造船工程學(xué)會(huì)電子技術(shù)學(xué)術(shù)委員會(huì)2017年裝備技術(shù)發(fā)展論壇論文集[C];2017年

相關(guān)碩士學(xué)位論文 前10條

1 左翌;基于Xilinx FPGA的異步設(shè)計(jì)工具鏈研究[D];蘭州大學(xué);2019年

2 程小雨;基于Xilinx FPGA的OFDM基帶通信系統(tǒng)設(shè)計(jì)及實(shí)現(xiàn)[D];北京郵電大學(xué);2016年

3 高睿;基于Xilinx FPGA的1394總線分析儀的仿真與驗(yàn)證[D];西安電子科技大學(xué);2015年

4 韓一鵬;基于Xilinx FPGA的SAE AS5643仿真設(shè)備設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2014年

5 李寧;基于Xilinx FPGA的機(jī)電系統(tǒng)智能控制器設(shè)計(jì)及應(yīng)用[D];山東大學(xué);2010年

6 華大芳;采用ECC算法的加密芯片設(shè)計(jì)[D];合肥工業(yè)大學(xué);2006年

7 陳立克;基于Xilinx FPGA設(shè)計(jì)技術(shù)的應(yīng)用研究[D];蘭州大學(xué);2011年

8 許月圓;基于Xilinx FPGA的小波濾波器設(shè)計(jì)與仿真[D];西安電子科技大學(xué);2009年

9 孫文飛;基于Xilinx FPGA的CCSDS標(biāo)準(zhǔn)Turbo碼譯碼器設(shè)計(jì)與實(shí)現(xiàn)[D];北京郵電大學(xué);2016年

10 楊鈞皓;基于Xilinx FPGA的通用自動(dòng)化測(cè)試方法研究[D];電子科技大學(xué);2014年

本文編號(hào)：2621674