【摘要】：學(xué)術(shù)領(lǐng)域?qū)PGA的研究主要集中在芯片體系結(jié)構(gòu)方面,很少關(guān)心制作工藝技術(shù)和實(shí)際生產(chǎn)。由于學(xué)術(shù)領(lǐng)域FPGA CAD軟件的研究對(duì)象是抽象的FPGA芯片,芯片結(jié)構(gòu)單一、片上資源較少、布線資源簡化,因此難以對(duì)大規(guī)模、多粒度、布線資源復(fù)雜的實(shí)際商用FPGA芯片進(jìn)行開發(fā)設(shè)計(jì)。學(xué)術(shù)領(lǐng)域的FPGA CAD軟件應(yīng)用于實(shí)際芯片開發(fā)設(shè)計(jì)主要有兩個(gè)難點(diǎn):實(shí)際芯片建模和將學(xué)術(shù)工具處理之后的電路網(wǎng)表轉(zhuǎn)化為芯片的位流文件。本文在深入研究了學(xué)術(shù)領(lǐng)域和商用FPGA CAD軟件的開發(fā)流程之后,給出一套使用學(xué)術(shù)領(lǐng)域FPGA CAD軟件對(duì)實(shí)際FPGA芯片進(jìn)行開發(fā)設(shè)計(jì)的位流生成方案。位流生成方案針對(duì)以上兩個(gè)難點(diǎn)設(shè)計(jì)了三個(gè)關(guān)鍵技術(shù)進(jìn)行解決。本文詳細(xì)介紹了位流生成方案,并針對(duì)Xilinx公司的Virtex5系列FPGA芯片進(jìn)行實(shí)驗(yàn),研究和實(shí)現(xiàn)了方案中的三個(gè)關(guān)鍵技術(shù):1)實(shí)際芯片建模:芯片數(shù)據(jù)信息來自于芯片數(shù)據(jù)手冊(cè)、用戶手冊(cè)以及Torc導(dǎo)出的芯片數(shù)據(jù)信息。2)生成實(shí)際芯片的布線資源圖:基于第三方工具Torc提供的芯片數(shù)據(jù)庫文件及操作數(shù)據(jù)庫文件的C++類庫獲取芯片布線資源信息,以C++語言實(shí)現(xiàn)芯片的布線圖生成工具。3)提取學(xué)術(shù)工具處理后的電路網(wǎng)表信息:基于第三方工具Torc提供的芯片數(shù)據(jù)庫文件及操作數(shù)據(jù)庫文件的C++類庫,以C++語言實(shí)現(xiàn)網(wǎng)表信息提取工具。本文還對(duì)芯片模型文件、布線圖生成工具和網(wǎng)表信息提取工具的正確性和可用性進(jìn)行了測試,檢驗(yàn)了方案的可行性。最后,通過實(shí)驗(yàn)對(duì)比了VPR與ISE打包和布局工具的運(yùn)行時(shí)間,測試結(jié)果顯示,在針對(duì)規(guī)模較大的電路進(jìn)行設(shè)計(jì)時(shí),ISE比VPR打包和布局階段的總時(shí)間平均約快11%。
【圖文】：

圖 2.1 FPGA 陣列排布結(jié)構(gòu)Xilinx 公司是全球領(lǐng)先的 FPGA 生產(chǎn)廠商，每年都會(huì)推出幾款新的 FPGA 產(chǎn)品本文選擇 Xilinx 公司 Virtex-5 系列的一款芯片作為試驗(yàn)器件。Virtex-5 系列芯片包含5 個(gè)不同的子系列：LX、LXT、SXT、TXT 及 FXT 系列，每個(gè)子系列擁有各自不同的特性，可以滿足諸多高級(jí)邏輯設(shè)計(jì)需求。本文試驗(yàn)的芯片是 Virtex-5 LX 系列的XC5VLX30 芯片，XC5VLX30 芯片擁有豐富的邏輯單元 CLB、可靈活配置的

第三章芯片建模中將會(huì)具體介紹每一類資源的建模方法，本章將分別介VLX30 芯片的幾類重要資源。（1）CLB 模塊CLB 是 FPGA 芯片上最重要和最豐富的邏輯資源，它包含查找表、觸發(fā)器、法器等資源。通過各個(gè) CLB 的靈活配置及相互連接，可以實(shí)現(xiàn)任意的數(shù)字邏。XC5VLX30 芯片的每個(gè) CLB 與一個(gè)相鄰的通用布線矩陣相連，，組成一個(gè) CL。通用布線矩陣為該 CLB 提供布線資源，通過該布線矩陣可以連接到其他 CLB等資源。每個(gè) CLB 包含兩個(gè) Slice，兩個(gè) Slice 之間不直接相連，每個(gè) Slice 單列且擁有自己的進(jìn)位鏈。每個(gè) CLB 中，底下的一個(gè) Slice 標(biāo)記為 Slice(0)，頂個(gè) Slice 標(biāo)記為 Slice(1)。如圖 2.2 所示。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類號(hào)】：TN791

【參考文獻(xiàn)】

相關(guān)期刊論文 前4條

1 劉瑛;胡凱;叢紅艷;萬清;;一種FPGA中BRAM36k的設(shè)計(jì)方法[J];電子與封裝;2014年05期

2 張峰;李艷;陳亮;李明;于芳;;FPGA結(jié)構(gòu)設(shè)計(jì)方法及EDA工具[J];微電子學(xué)與計(jì)算機(jī);2013年05期

3 吳強(qiáng);張逸中;;FPGA位流解析及電路還原方法[J];計(jì)算機(jī)工程;2013年05期

4 王海力;;中國FPGA產(chǎn)業(yè)如何在市場上占有一席之地[J];世界電子元器件;2012年09期

相關(guān)碩士學(xué)位論文 前3條

1 吳強(qiáng);FPGA位流解析及電路還原[D];上海交通大學(xué);2013年

2 謝志宏;FPGA布局布線算法的研究與優(yōu)化[D];西安電子科技大學(xué);2012年

3 祁火林;基于VPR的FPGA布局算法研究與改進(jìn)[D];武漢理工大學(xué);2009年

本文編號(hào)：2618700