【摘要】：隨著半導(dǎo)體制造加工技術(shù)的不斷發(fā)展,MOSFET的特征尺寸也隨之減小到納米數(shù)量級,納米MOSFET開始出現(xiàn)一系列量子效應(yīng)。研究必須考慮建立新的輸運方程來更好的和實驗結(jié)果吻合,前人在這方面做出了很多的工作和努力,在本文中主要介紹了在納米器件數(shù)值仿真模擬的中主要的介觀輸運理論:Landauer-Büttiker電流公式和NEGF理論。近些年來,二維材料TMDC由于其獨特的可被剝離成二維類石墨烯結(jié)構(gòu)的特性以及它們良好的靜電特性得到人們的廣泛關(guān)注。其中一些單層的TMDC材料因其具有較大的本征帶隙,可制作高開關(guān)比、低功耗的場效應(yīng)晶體管。在極小尺寸的納米MOSFET中,可以采用多柵結(jié)構(gòu)來增強柵極對MOSFET器件溝道的控制能力,減小短溝道效應(yīng)對器件性能的影響。本文在分析二維材料在納米MOSFET的中的彈道輸運機理的基礎(chǔ)上,,通過對溝道為二維材料半導(dǎo)體的器件進行電子輸運性質(zhì)的仿真,為二維材料納米MOSFET的電子輸運物理機制提供一些有價值的理論支持和參考。首先,構(gòu)建納米MOSFET的NEGF模型,進行納米MOSFET的量子建模,通過研究模型中的主要參數(shù)對其輸運特性的影響,分析器件所需的縱向結(jié)構(gòu)參量(柵氧化層介電常數(shù)及其厚度等)和橫向結(jié)構(gòu)參量(不同溝道長度和摻雜濃度等)對其的影響,將所涉及的器件進行優(yōu)化得到所需的最優(yōu)參數(shù)。本文發(fā)現(xiàn),在仿真溝道長度在5 nm以下的在雙柵結(jié)構(gòu)納米MOSFET中,可以采用摻雜濃度摩爾分?jǐn)?shù)為:0.005和0.01。對于柵氧化層適宜選取介電常數(shù)相對較高的高K材料例如HfO_2,其厚度可以選擇我2 nm。其次,本文對比了傳統(tǒng)的MOSFET與無結(jié)型場效應(yīng)晶體管(JLFET)的電學(xué)特性,研究發(fā)現(xiàn)JLFET由于其在溝道上沒有PN結(jié)的結(jié)構(gòu),漏端電壓對其溝道耗盡區(qū)的影響較弱,因此JLFET的DIBL因子較小,短溝道效應(yīng)對器件的影響比傳統(tǒng)的MOSFET更小,亞閾區(qū)擺幅表現(xiàn)也更加良好。當(dāng)選取溝道長度為5 nm的JLFET和傳統(tǒng)MOSFET進行對比仿真可以得到,JLFET的亞閾區(qū)擺幅為81 mV/dec,而傳統(tǒng)MOSFET的約為97 mV/dec。同時,本文基于溝道長度在5 nm及以下的JLFET和隧穿型場效應(yīng)晶體管(TFET)研究了不同有效質(zhì)量和能帶帶隙對器件的影響,旨在找到在溝道長度在5nm及以下的納米場效應(yīng)晶體管中性能表現(xiàn)優(yōu)異的溝道材料。本文發(fā)現(xiàn),在14種化合物中,MoX_2(X=S、Se和Te)可用于JLFET器件中,對于5 nm的溝道長度,這幾種化合物的JLFET的亞閾區(qū)擺幅可以減小到大約為70m V/dec;對于3nm,則可以減小到約80mV/dec;開關(guān)電流比也可達到5×10~4;延遲減小到7 ps,并且PDP小于18 fJ/μm,實現(xiàn)良好的亞閾區(qū)擺幅和開關(guān)電流比。在TFET數(shù)值仿真中,為了使泄漏電流降低到I_(OFF)=10-5μA/μm,利用這些材料參數(shù)可以得到當(dāng)有效質(zhì)量為0.35-0.5 m_0之間,能帶帶隙在0.6 V-1.0 V之間的二維材料TFET能達到目標(biāo)。即ZrSe_2可用于TFET中將泄漏電流減小到電路級仿真的目標(biāo)泄漏電流范圍內(nèi)。最后,本文研究了利用基于從頭計算的多尺度模擬包的納米器件性能的通用仿真框架,該框架結(jié)合了幾個強大且廣泛使用的開源代碼,基于密度泛函理論計算得到的最小但化學(xué)上精確的緊束縛哈密頓量,并使用最大局部化Wannier函數(shù)來表示電子態(tài)。然后在非平衡格林函數(shù)形式中計算輸運性質(zhì)。
【圖文】：

課題的研究背景和意義1 傳統(tǒng) MOSFET 的發(fā)展及其面臨的問題美國的三位科學(xué)家 John Bardeen，William Shockley，Walter Brattain 在2 月于美國貝爾實驗室成功制作出了第一個晶體管。之后隨著科技的發(fā)們提出了關(guān)于實現(xiàn)電路功能的元器件集成在半導(dǎo)體晶片上的設(shè)想，德克公司(TI)的 JackKilby 等人根據(jù)上述設(shè)想在 1958 年首次得到第一塊實現(xiàn)的集成電路[1]，從而進一步促進了半導(dǎo)體的發(fā)展。隨著半導(dǎo)體產(chǎn)業(yè)的快在現(xiàn)代生活中的應(yīng)用范圍越來越廣，，改變了現(xiàn)代社會人們的生活方式，們的日常生活中，微型化、智能化、移動化的電子設(shè)備已經(jīng)完全融入到的各個方面。圖 1-1 表示的是電子器件隨著半導(dǎo)體技術(shù)發(fā)展其尺寸日益型化趨勢圖，電子器件的尺寸從上個世紀(jì)的毫米級尺寸降低到如今的納，圖中器件按照年份的順序從左往右排列依次為：第一類晶體管、量子鐵原子“量子圍欄”、碳納米管晶體管和單個原子點接觸[2]。而支持這些發(fā)展的硬件基本條件是半導(dǎo)體工藝的進步。

圖 1-2 MoS2材料的幾何構(gòu)型結(jié)構(gòu)器件件溝道區(qū)的長度減小到可以和源漏 PN 結(jié)的耗盡層的寬度相比的控制能力降低導(dǎo)致器件不能在很小的電壓范圍內(nèi)實現(xiàn)快速的的 MOSFET 受到短溝道效應(yīng)的影響將越來越明顯。以 N 型 M當(dāng)柵電極上加載負(fù)電壓時，柵極將吸引多子空穴到柵氧化層-溝面處形成多子的積累，此時在溝道幾乎沒有導(dǎo)電的載流子，器當(dāng)柵電極上的電壓逐漸由負(fù)增加到正時，少子電子被吸引至柵，溝道表面出現(xiàn)反型，當(dāng)柵極電壓繼續(xù)增加，溝道表面出現(xiàn)強大量的可移動的電子，形成電子溝道，此時加上在漏極和源極生漏極電流，器件開啟。但當(dāng)器件進入納米尺寸時，平面柵的短溝道效應(yīng)的影響越來越大，其柵極控制能力受其影響而減弱低，并且在關(guān)斷狀態(tài)下，會出現(xiàn)顯著的泄漏電流[19]。在極小尺寸多柵結(jié)構(gòu)來增強柵極對器件溝道的控制能力，抑制短溝道下的
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2018
【分類號】：TN386

【相似文獻】

相關(guān)期刊論文 前10條

1 孫彥卿;唐仁興;石廣源;;雙柵MOS FET實用物理模型[J];微電子學(xué)與計算機;1988年07期

2 彭啟琮;MOSFET中1/f噪聲的Hooge參數(shù)α_H[J];成都電訊工程學(xué)院學(xué)報;1988年S2期

3 ;簡訊[J];微電子學(xué)與計算機;1989年06期

4 孫彥卿;唐仁興;石廣源;;一種新的雙柵MOSFET物理模型[J];遼寧大學(xué)學(xué)報(自然科學(xué)版);1989年01期

5 邢建力;;LF-119VHF雙柵MOSFET的研制[J];微處理機;1989年03期

6 黃美淺,朱煒玲,章曉文,陳平,李觀啟;不同溝道長度對n溝MOSFET退化特性的影響[J];微電子學(xué);2005年05期

7 胡志遠;劉張李;邵華;張正選;寧冰旭;畢大煒;陳明;鄒世昌;;深亞微米器件溝道長度對總劑量輻照效應(yīng)的影響[J];物理學(xué)報;2012年05期

8 ;適用于短溝道MOSFET亞閾值溝道長度調(diào)制的簡單二維模型[J];微電子學(xué);1994年02期

9 石甫;;高速耗盡型MOS[J];微電子學(xué);1972年05期

10 ;TI公司開發(fā)0.12μmCMOS LSI實用技術(shù)[J];世界產(chǎn)品與技術(shù);2000年01期

相關(guān)會議論文 前6條

1 林源為;郭雪峰;;P3HT:PCBM光響應(yīng)與石墨烯納米電極溝道長度依賴關(guān)系[A];中國化學(xué)會第29屆學(xué)術(shù)年會摘要集——第17分會：光電功能器件[C];2014年

2 王燕;田立林;;肖特基結(jié)MOSFET的發(fā)展現(xiàn)狀[A];第一屆全國納米技術(shù)與應(yīng)用學(xué)術(shù)會議論文集[C];2000年

3 吳磊;馬艷;尹飛;;納米工藝下SRAM單元設(shè)計綜述[A];第十七屆計算機工程與工藝年會暨第三屆微處理器技術(shù)論壇論文集（下冊）[C];2013年

4 趙信;黃金明;馮勇;王飆;;9T-SRAM單元設(shè)計與實現(xiàn)[A];第十八屆計算機工程與工藝年會暨第四屆微處理器技術(shù)論壇論文集[C];2014年

5 狄重安;于貴;劉云圻;郭云龍;魏大程;朱道本;;高性能低成本下電極結(jié)構(gòu)有機場效應(yīng)晶體管[A];中國化學(xué)會第26屆學(xué)術(shù)年會有機固體材料分會場論文集[C];2008年

6 王錦陽;;CMOS技術(shù)按比例縮小及對老化的影響[A];中國電子學(xué)會可靠性分會第十四屆學(xué)術(shù)年會論文選[C];2008年

相關(guān)重要報紙文章 前3條

1 李;我國IC關(guān)鍵技術(shù)研究通過鑒定[N];中國電子報;2000年

2 本報通訊員 王興寧;文明靚麗展新姿[N];甘肅經(jīng)濟日報;2013年

3 吳映紅;塑料電子 新世紀(jì)的新產(chǎn)業(yè)[N];中國電子報;2001年

相關(guān)博士學(xué)位論文 前5條

1 許偉;基于濕法制備的有機薄膜晶體管器件研究[D];華南理工大學(xué);2017年

2 丁潛;集成電路軟錯誤問題研究[D];清華大學(xué);2009年

3 鄭長勇;新型MOSFET器件結(jié)構(gòu)設(shè)計、建模及特性模擬[D];安徽大學(xué);2015年

4 尹飛飛;有機薄膜晶體管模型建立及其集成電路設(shè)計[D];北京交通大學(xué);2017年

5 謝海情;SOI基透明電極壓控橫向PIN光電二極管的研究[D];湖南大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 郭元旭;高壓4H-SiC MOSFET器件設(shè)計與可靠性研究[D];電子科技大學(xué);2018年

2 鄭薇;基于二維半導(dǎo)體的納米晶體管仿真與設(shè)計[D];電子科技大學(xué);2018年

3 俞律;絕熱電路漏功耗減小技術(shù)[D];寧波大學(xué);2013年

4 劉偉;鋁柵工藝特征尺寸小型化的研究與應(yīng)用[D];國防科學(xué)技術(shù)大學(xué);2006年

5 牛麗;基于多溝道長度的多閾值電壓低功耗技術(shù)的研究[D];安徽大學(xué);2014年

6 魯力;工藝無關(guān)負(fù)阻抗放大器的設(shè)計與研究[D];華中科技大學(xué);2007年

7 王敏;基于半解析法MOSFET寄生電容的研究[D];安徽大學(xué);2014年

8 曾慶平;應(yīng)力集中應(yīng)變MOSFET可縮小性與工藝研究[D];電子科技大學(xué);2014年

9 郭程;二維黑磷材料紅外太赫茲光電性質(zhì)研究[D];東華大學(xué);2017年

10 朱大龍;源漏電極對底柵底接觸有機薄膜晶體管性能影響的研究[D];上海交通大學(xué);2015年

本文編號：2614901