【摘要】：靜電放電(Electrostatic Discharge,ESD)是生活中常見的自然現(xiàn)象,會造成集成電路的結(jié)損傷或燒毀、金屬線熔斷、柵氧層擊穿,對集成電路產(chǎn)品造成了嚴(yán)重的損傷,使其可靠性大大降低。本文基于0.6μm CMOS工藝,對正向I/O和雙向I/O設(shè)計了保護(hù)方案,需要滿足8KV的保護(hù)要求。本文首先介紹了ESD防護(hù)的基本理論。指出了ESD的三種基本模型:人體模型(HBM)、機器模型(MM)、組件充電模型(CDM)。并闡述了三種ESD模型和TLP的測試方法。接下來對CMOS工藝下的常規(guī)ESD單體器件做了介紹,分別對二極管、MOSFET、SCR等基本ESD器件的防護(hù)原理、應(yīng)用范圍以及優(yōu)缺點做了介紹。隨后基于0.6μm CMOS工藝的輸入輸出端口的典型電路確定了單向I/O和雙向I/O的設(shè)計窗口與防護(hù)指標(biāo)。對于單向I/O的全芯片保護(hù)方案,單體器件主要為二極管、GGNMOS/GDPMOS、GCNMOS/GCPMOS、電阻輔助觸發(fā)的GGNMOS/GDPMOS、LVTSCR和電阻輔助觸發(fā)的LVTSCR等。對于雙向I/O的全芯片保護(hù)方案,單體器件主要為背靠背二極管和雙向MLSCR。最后設(shè)計了0.6μm CMOS工藝下的全芯片方案中的單體器件。對于正向I/O防護(hù)而言,通過分析被保護(hù)電路確定了5.5V-11.7V的設(shè)計窗口,并基于第一次流片方案的經(jīng)驗,對GGNMOS、LVTSCR等器件的版圖結(jié)構(gòu)和參數(shù)進(jìn)行了調(diào)整。并且在已有數(shù)據(jù)的基礎(chǔ)上,為了改進(jìn)觸發(fā)電壓,設(shè)計了RC電路輔助觸發(fā)的GCNMOS和電阻輔助觸發(fā)的LVTSCR。對于Power Clamp器件,為了達(dá)到保護(hù)要求,同時盡量減小版圖面積,著重對電阻、電容、反相器做了研究。對于雙向I/O的ESD保護(hù),沿用了工藝中采用的背靠背二極管,并設(shè)計了雙向MLSCR器件進(jìn)行防護(hù)。
【圖文】：

芯片失效模式分布圖

I/O對電源（地）的靜電測試圖
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2019
【分類號】：TN40

【相似文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 何剛;基于0.6μm CMOS工藝ESD全芯片保護(hù)研究[D];電子科技大學(xué);2019年

，

本文編號：2609336