【摘要】：3D芯片通過硅通孔(Through Silicon Via,TSV)在垂直方向上堆疊多個(gè)相同或不同工藝的芯片,極大地提升了晶體管的集成數(shù)量,被認(rèn)為是能夠超越摩爾定律的一項(xiàng)重要技術(shù)。然而TSV在制造、減薄、綁定等過程易引入各類缺陷,且故障TSV多呈現(xiàn)聚簇分布,這會(huì)使得3D芯片良率遠(yuǎn)低于預(yù)期。同時(shí),3D芯片測(cè)試過程復(fù)雜,由于失效綁定等因素會(huì)造成3D芯片的丟棄,使得測(cè)試成本相對(duì)較高。本文針對(duì)以上問題,從TSV測(cè)試與容錯(cuò)的角度出發(fā),在綁定前對(duì)TSV進(jìn)行故障檢測(cè),篩選出故障TSV,減少在堆疊過程中由于引入故障TSV造成的3D芯片良率損失,提升3D芯片良率;同時(shí),插入冗余TSV,容忍故障TSV,特別是聚簇故障TSV失效,通過TSV容錯(cuò)來實(shí)現(xiàn)3D芯片良率的提升。而對(duì)于測(cè)試成本高的問題,考慮在綁定中階段合理優(yōu)化堆疊次序,減少測(cè)試成本。本文主要貢獻(xiàn)如下:(1)提出基于游標(biāo)環(huán)的綁定前TSV測(cè)試方法。TSV故障往往可以表現(xiàn)為延時(shí)故障,故障TSV會(huì)導(dǎo)致TSV網(wǎng)絡(luò)傳輸延遲出現(xiàn)波動(dòng),相較于無故障TSV會(huì)產(chǎn)生傳輸延時(shí)偏差。本文采用游標(biāo)法測(cè)量TSV傳輸延時(shí)偏差,兩條環(huán)狀游標(biāo)延遲線分別接待測(cè)TSV和無故障TSV,通過比較兩條延遲線的TSV傳輸延時(shí),達(dá)到檢測(cè)待測(cè)TSV是否發(fā)生故障的目的,并且將傳輸延時(shí)量化為數(shù)字碼輸出,可以反映TSV故障的程度。實(shí)驗(yàn)?zāi)M結(jié)果表明,本方法可以檢測(cè)精度高達(dá)lOps,能夠有效檢測(cè)小延時(shí)TSV故障。(2)提出基于分區(qū)的TSV聚簇故障容錯(cuò)方法。將整個(gè)TSV陣列均分為四個(gè)區(qū)域,每個(gè)區(qū)域分別添加冗余TSV,當(dāng)TSV故障發(fā)生聚簇時(shí),各區(qū)域通過搜索從故障TSV指向冗余TSV的修復(fù)路徑實(shí)現(xiàn)TSV聚簇故障容錯(cuò)。通過實(shí)驗(yàn)?zāi)M發(fā)現(xiàn),以8*8的TSV陣列為例,本方法良率高達(dá)99.88%,容錯(cuò)率提高了 30.84%,時(shí)序開銷減少了 11.27%—20.79%。(3)提出基于堆疊次序優(yōu)化的綁定中測(cè)試成本縮減方法。與以往測(cè)試成本模型不同的是,本方法不僅考慮測(cè)試時(shí)間,還考慮在芯片堆疊過程中由于失效綁定造成的丟棄成本對(duì)測(cè)試總成本的影響。該優(yōu)化方法通過改變3D芯片的堆疊次序,將失效率高的芯片置于底層優(yōu)先堆疊,降低丟棄成本;并優(yōu)化TAM(測(cè)試訪問機(jī)制)帶寬、TSV數(shù)目、測(cè)試功耗的分配,最小化已經(jīng)確定堆疊次序的電路所需要的測(cè)試時(shí)間。實(shí)驗(yàn)?zāi)M結(jié)果表明,本方法相對(duì)于金字塔、倒金字塔兩種順序堆疊方式,測(cè)試成本分別縮減了12.92%—13.71%和61.66%—63.09%。
【圖文】：

邐／．邋！邐．邋Ｉ邋一，逡逑ｆ邐．…￣￣ｆ／逡逑圖１．１邋３Ｄ芯片概念圖逡逑Ｆｉｇ邋１．１邋Ｔｈｅ邋ｃｏｎｃｅｐｔ邋ｍａｐ邋ｏｆ邋３Ｄ邋ＩＣｓ逡逑默克（Ｍｅｒｃｋ：）全球ＩＣ材料事業(yè)處資深副總裁Ｒｉｃｏ邋Ｗｉｅｄｅｎｂｒｕｃｈ認(rèn)為，通過逡逑３Ｄ芯片結(jié)構(gòu)來改變半導(dǎo)體芯片的結(jié)構(gòu)，是用來解決當(dāng)摩爾定律逼近物理極限之后，逡逑制程微縮越來越困難問題的最佳解答［１４］。而當(dāng)３Ｄ堆疊技術(shù)真正成熟以后，美滿科逡逑技（Ｍａｒｖｅｌｌ）創(chuàng)始人ＳｅｈａｔＳｕｔａｒｄｊａ在２０１５國(guó)際固態(tài)電路研討會(huì)（ＩＳＳＣＣ邋２０１５）邋［１５］逡逑演講中提到的ＭｏＣｈｉ架構(gòu)（見圖１．２所示）就能真正實(shí)現(xiàn)：不同工藝生產(chǎn)的芯片逡逑像樂高積木一樣集成在封裝里并使用通用的高速接口通信；當(dāng)需要一個(gè)新的模塊逡逑集成到系統(tǒng)中時(shí)只需要設(shè)計(jì)新的模塊芯片并改一下封裝即可，，不再需要重新去設(shè)逡逑計(jì)并生產(chǎn)新的系統(tǒng)芯片（Ｓｙｓｔｅｍ邋ｏｎ邋Ｃｈｉｐ，邋ＳｏＣ）。逡逑ｖ，邐－邋＾逡逑ＭｏＣｈｌ邋Ｉｎｔｅｒｃｏｎｎｅｃｔ逡逑ｍ0ｃｈ＼逡逑ｉＡｃｃ＾Ｓｆｔ邋ｃｏｍｍｏｎ邋ｒ？ＮＫ＞ｕｒｃ？邋＊ｓ邋ＤＲＡＭ）邐Ｃ＿ｃ＿邋３＾邋廔＊逡逑圖１．２邋ＭｏＣｈｉ架構(gòu)逡逑Ｆｉｇ邋１．２邋Ｔｈｅ邋ＭｏＣｈｉ邋ａｒｃｈｉｔｅｃｔｕｒｅ逡逑２逡逑

制程微縮越來越困難問題的最佳解答［１４］。而當(dāng)３Ｄ堆疊技術(shù)真正成熟以后，美滿科逡逑技（Ｍａｒｖｅｌｌ）創(chuàng)始人ＳｅｈａｔＳｕｔａｒｄｊａ在２０１５國(guó)際固態(tài)電路研討會(huì)（ＩＳＳＣＣ邋２０１５）邋［１５］逡逑演講中提到的ＭｏＣｈｉ架構(gòu)（見圖１．２所示）就能真正實(shí)現(xiàn)：不同工藝生產(chǎn)的芯片逡逑像樂高積木一樣集成在封裝里并使用通用的高速接口通信；當(dāng)需要一個(gè)新的模塊逡逑集成到系統(tǒng)中時(shí)只需要設(shè)計(jì)新的模塊芯片并改一下封裝即可，不再需要重新去設(shè)逡逑計(jì)并生產(chǎn)新的系統(tǒng)芯片（Ｓｙｓｔｅｍ邋ｏｎ邋Ｃｈｉｐ，邋ＳｏＣ）。逡逑ｖ，邐－邋＾逡逑ＭｏＣｈｌ邋Ｉｎｔｅｒｃｏｎｎｅｃｔ逡逑ｍ0ｃｈ＼逡逑ｉＡｃｃ＾Ｓｆｔ邋ｃｏｍｍｏｎ邋ｒ？ＮＫ＞ｕｒｃ？邋＊ｓ邋ＤＲＡＭ）邐Ｃ＿ｃ＿邋３＾邋廔＊逡逑圖１．２邋ＭｏＣｈｉ架構(gòu)逡逑Ｆｉｇ邋１．２邋Ｔｈｅ邋ＭｏＣｈｉ邋ａｒｃｈｉｔｅｃｔｕｒｅ逡逑２逡逑
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位授予年份】：2018
【分類號(hào)】：TN407

【參考文獻(xiàn)】

相關(guān)期刊論文 前2條

1 閆海霞;周強(qiáng);洪先龍;;采用統(tǒng)一建模的擁擠度驅(qū)動(dòng)三維芯片布局算法[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2008年10期

2 閆海霞;李卓遠(yuǎn);周強(qiáng);洪先龍;;結(jié)合垂直通孔分配的層次式三維混合布局算法[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2007年10期

本文編號(hào)：2606145