基于65nm商用CMOS工藝的BTI效應(yīng)研究

發(fā)布時(shí)間：2020-03-26 05:57

【摘要】：隨著集成電路工藝節(jié)點(diǎn)不斷的更新升級(jí),器件的特征尺寸縮小到超深亞微米階段,使得器件可靠性問題日益嚴(yán)重。偏置溫度不穩(wěn)定效應(yīng)(Bias Temperature Instability,BTI)作為集成電路可靠性研究的一個(gè)方向,受到了越來(lái)越多的關(guān)注。它通常發(fā)生在對(duì)MOS器件施加高溫和柵壓偏置的條件下,將會(huì)導(dǎo)致器件閾值電壓V_(th)絕對(duì)值增加、漏極電流I_d和跨導(dǎo)g_m減小,以及關(guān)態(tài)電流I_(off)增大,從而最終可能會(huì)導(dǎo)致MOSFET器件不能正常工作。本文針對(duì)65nm CMOS工藝的器件做了以下研究。1.測(cè)試結(jié)構(gòu)的設(shè)計(jì)和測(cè)試系統(tǒng)搭建。根據(jù)JEDEC標(biāo)準(zhǔn)制定了BTI效應(yīng)的測(cè)試結(jié)構(gòu),再使用集成電路EDA工具Virtuoso完成了測(cè)試結(jié)構(gòu)的版圖設(shè)計(jì),最后將版圖交付工藝廠商流片,使用半導(dǎo)體參數(shù)分析儀Key-sight B1500A、Cascade探針臺(tái)以及ESPEC-ETC200L恒溫箱搭建了測(cè)試系統(tǒng),完成加速試驗(yàn)測(cè)試。2.BTI效應(yīng)研究。首先對(duì)65nm的PMOS器件進(jìn)行了負(fù)偏置溫度不穩(wěn)定效應(yīng)(Negative Bias Temperature Instability,NBTI)的研究,試驗(yàn)測(cè)試了應(yīng)力前后PMOS器件的輸出特性和轉(zhuǎn)移特性曲線的變化,發(fā)現(xiàn)了器件退化后,漏極電流會(huì)呈現(xiàn)一定程度的降低。同時(shí)測(cè)試了在應(yīng)力作用后,PMOS器件電學(xué)參數(shù)的變化情況。討論了柵極應(yīng)力電壓、應(yīng)力溫度以及器件尺寸大小(柵寬、柵長(zhǎng))四個(gè)因素對(duì)負(fù)偏置溫度不穩(wěn)定效應(yīng)的影響,總結(jié)了在不同條件下,PMOS器件的退化趨勢(shì)及規(guī)律。然后對(duì)65nm的NMOS器件進(jìn)行了正偏置溫度不穩(wěn)定效應(yīng)(Positive Bias Temperature Instability,PBTI)的研究,試驗(yàn)測(cè)試發(fā)現(xiàn)應(yīng)力前后NMOS器件的輸出特性和轉(zhuǎn)移特性曲線沒有產(chǎn)生明顯變化,同時(shí)發(fā)現(xiàn)雖然器件閾值電壓會(huì)發(fā)生漂移,但其偏移量非常小,說(shuō)明了65nm NMOS器件的PBTI效應(yīng)不明顯。3.壽命評(píng)估。閾值電壓漂移量ΔV_(th)可用來(lái)表征PMOS器件的NBTI壽命。研究表明ΔV_(th)受到柵極應(yīng)力電壓V_(gs)、應(yīng)力溫度T以及器件尺寸(W、L)的影響。分別討論了柵極應(yīng)力電壓、溫度應(yīng)力、柵寬以及柵長(zhǎng)與閾值電壓漂移量ΔV_(th)之間的關(guān)系,依據(jù)實(shí)驗(yàn)測(cè)試的數(shù)據(jù),得到ΔV_(th)的實(shí)驗(yàn)表達(dá)式,最后推導(dǎo)出PMOS器件的NBTI壽命。實(shí)驗(yàn)結(jié)果對(duì)該65nm商用CMOS工藝在高可靠領(lǐng)域中的應(yīng)用,退化建模提供了參考和壽命預(yù)估依據(jù)。
【圖文】：