【摘要】：隨著集成電路工藝節(jié)點不斷的更新升級,器件的特征尺寸縮小到超深亞微米階段,使得器件可靠性問題日益嚴重。偏置溫度不穩(wěn)定效應(Bias Temperature Instability,BTI)作為集成電路可靠性研究的一個方向,受到了越來越多的關(guān)注。它通常發(fā)生在對MOS器件施加高溫和柵壓偏置的條件下,將會導致器件閾值電壓V_(th)絕對值增加、漏極電流I_d和跨導g_m減小,以及關(guān)態(tài)電流I_(off)增大,從而最終可能會導致MOSFET器件不能正常工作。本文針對65nm CMOS工藝的器件做了以下研究。1.測試結(jié)構(gòu)的設(shè)計和測試系統(tǒng)搭建。根據(jù)JEDEC標準制定了BTI效應的測試結(jié)構(gòu),再使用集成電路EDA工具Virtuoso完成了測試結(jié)構(gòu)的版圖設(shè)計,最后將版圖交付工藝廠商流片,使用半導體參數(shù)分析儀Key-sight B1500A、Cascade探針臺以及ESPEC-ETC200L恒溫箱搭建了測試系統(tǒng),完成加速試驗測試。2.BTI效應研究。首先對65nm的PMOS器件進行了負偏置溫度不穩(wěn)定效應(Negative Bias Temperature Instability,NBTI)的研究,試驗測試了應力前后PMOS器件的輸出特性和轉(zhuǎn)移特性曲線的變化,發(fā)現(xiàn)了器件退化后,漏極電流會呈現(xiàn)一定程度的降低。同時測試了在應力作用后,PMOS器件電學參數(shù)的變化情況。討論了柵極應力電壓、應力溫度以及器件尺寸大小(柵寬、柵長)四個因素對負偏置溫度不穩(wěn)定效應的影響,總結(jié)了在不同條件下,PMOS器件的退化趨勢及規(guī)律。然后對65nm的NMOS器件進行了正偏置溫度不穩(wěn)定效應(Positive Bias Temperature Instability,PBTI)的研究,試驗測試發(fā)現(xiàn)應力前后NMOS器件的輸出特性和轉(zhuǎn)移特性曲線沒有產(chǎn)生明顯變化,同時發(fā)現(xiàn)雖然器件閾值電壓會發(fā)生漂移,但其偏移量非常小,說明了65nm NMOS器件的PBTI效應不明顯。3.壽命評估。閾值電壓漂移量ΔV_(th)可用來表征PMOS器件的NBTI壽命。研究表明ΔV_(th)受到柵極應力電壓V_(gs)、應力溫度T以及器件尺寸(W、L)的影響。分別討論了柵極應力電壓、溫度應力、柵寬以及柵長與閾值電壓漂移量ΔV_(th)之間的關(guān)系,依據(jù)實驗測試的數(shù)據(jù),得到ΔV_(th)的實驗表達式,最后推導出PMOS器件的NBTI壽命。實驗結(jié)果對該65nm商用CMOS工藝在高可靠領(lǐng)域中的應用,退化建模提供了參考和壽命預估依據(jù)。
【圖文】：

國際集成電路技術(shù)發(fā)展路線預測

在Si/SiO2界面上生成的鍵的可能類型[19]
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2019
【分類號】：TN386

【參考文獻】

相關(guān)期刊論文 前3條

1 楊立功;于曉權(quán);李曉紅;羅俊;;半導體可靠性技術(shù)現(xiàn)狀與展望[J];微電子學;2015年03期

2 黃勇;恩云飛;章曉文;;NBTI效應的退化表征[J];半導體技術(shù);2007年07期

3 李忠賀;劉紅俠;郝躍;;超深亞微米PMOS器件的NBTI退化機理[J];物理學報;2006年02期

相關(guān)博士學位論文 前2條

1 張月;PMOSFET器件NBTI效應的機制與模型研究[D];西安電子科技大學;2014年

2 劉文軍;納米CMOS器件的新測量方法并用于可靠性的研究[D];復旦大學;2009年

相關(guān)碩士學位論文 前1條

1 繆永;高k柵介質(zhì)CMOS集成電路老化模型研究[D];合肥工業(yè)大學;2015年

，

本文編號：2601046