【摘要】：隨著半導體行業(yè)的飛速發(fā)展與納米級的制造工藝的到來,集成電路芯片設計上能運用更為復雜的電子系統(tǒng),來滿足目前高性能的集成電路芯片的需要。一種借鑒計算機通訊網(wǎng)絡的全新集成電路體系結構,NoC(Network on Chip)片上路由網(wǎng)絡應運而生,通過資源節(jié)點、路由節(jié)點之間數(shù)據(jù)路由的方式實現(xiàn)電路芯片內部各個資源節(jié)點間的通信。本文首先對NoC路由機制的基本理論和基本原理進行了分析,并且分別對路由算法、路由拓撲結構、仲裁器進行了深入的研究與比較,在充分調研與分析以后,選取了具有良好的擴展性、規(guī)律性、健壯性的Mesh算法作為基本路由算法,并定制拓撲結構,實現(xiàn)了具有路由路徑唯一且可預測特征的XY路由算法。在仲裁算法的實現(xiàn)和設計上,采取了公平性強的輪詢仲裁器。并通過對同步電路與異步電路的深入比較與分析,在控制電路的設計上采用了事件驅動的Click異步控制器,避免了同步電路設計在整體時鐘控制下工作造成的大負荷、功耗浪費、時鐘漂移、電路延時等問題。以上算法采用異步微流水線控制機制實現(xiàn),NoC路由機制基于規(guī)則的Mesh網(wǎng)狀結構,每個路由節(jié)點采用四向點到點的路由通信方式,資源節(jié)點與路由節(jié)點通過本地IO端口互聯(lián),最終實現(xiàn)資源節(jié)點到資源節(jié)點間的信息交互的目的。整個電路設計采用Xilinx公司的Vivado開發(fā)工具對設計進行實現(xiàn)與仿真,文中對1×1,2×2,4×4的基于Mesh算法的異步NoC設計進行實現(xiàn),在路由節(jié)點的邏輯結構設計上分別采用了串行與并行兩種設計思路,最終對實驗結果進行比較與分析。最后,本文運用上述異步NoC機制實現(xiàn)改進的Booth乘法器設計。并通過Xilinx公司的Vivado開發(fā)工具對基于異步NoC機制的Booth設計進行實現(xiàn)與仿真,并對改進的Booth乘法器的計算性能進行了分析。從而驗證了異步Mesh網(wǎng)絡的NoC路由電路的實用性與正確性。
【圖文】：

將事件與通信分離的機制，從根本上解決了電路時序入手，在電路分析時配合使用相對時序分析的手段，保證著這些異步控制器的不斷發(fā)展，使得異步電路的設計變步電路的優(yōu)勢日益凸顯[53]。 CElement 異步控制器步電路與同步電路最大的區(qū)別是有無時鐘信號，在多數(shù)有效的，所以信號的跳變會對整個電路的功能產(chǎn)生影響，路設計中要解決的首要難題[25]。根據(jù)競爭冒險理論，競是電路信號的變化并沒有傳遞到另一個信號上，或者說信干擾或者屏蔽，CElement 的出現(xiàn)很好的解決了這個問題ller 在 1955 年提出，是目前應用最為廣泛的異步控制單元捆綁”的握手協(xié)議，但是由于這種電路在握手通訊過程中束，導致后期需要進行大量的時序驗證工作才能保證電

A B C0 0 00 1 KEEP1 0 KEEP1 1 1通過 CElement 的邏輯實現(xiàn)以及邏輯表達式得到表 1 中真值表，僅當輸入端A 和 B 兩者均為 0 時，輸出端 C 將變?yōu)?0；當兩者的值均為 1 時，輸出端才為 1；此外的情況下，輸出值將一直保持不變。與同步電路不同的是，在 CElement 的控制中沒有一個統(tǒng)一的離散時間信號，電路模塊之間的通信或者流水操作都是通過逐級流水握手信號完成的。Mulle流水電路的結構如圖 1.2 所示，其包括控制電路 CElement 和功能電路模塊，在控制電路中包含兩路控制：請求信號 Req 和應答信號 Ack，，前者主要是啟動一個操作，而后者表示操作的完成。
【學位授予單位】：廣西民族大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TN47

【參考文獻】

相關期刊論文 前9條

1 顓孫宗亮;李克秋;;基于數(shù)據(jù)重傳的電壓島NoC能量優(yōu)化[J];大連理工大學學報;2014年02期

2 李媛媛;齊躍;;基于低擺幅互連線的NoC功耗降低技術[J];武漢理工大學學報;2012年02期

3 顏曉東;李樹國;;二次Booth編碼的大數(shù)乘法器設計[J];清華大學學報(自然科學版);2007年10期

4 王定;余寧梅;張玉倫;宋連國;;改進型booth華萊士樹的低功耗、高速并行乘法器的設計[J];電子器件;2007年01期

5 仇冀宏;陳鐘鳴;;一種新的Booth乘法器設計方法[J];合肥工業(yè)大學學報(自然科學版);2006年11期

6 梁峰;邵志標;梁晉;;Radix-16 Booth流水線乘法器的設計[J];西安交通大學學報;2006年10期

7 姚若河;歐秀平;;數(shù)字陣列乘法器的算法及結構分析[J];中國集成電路;2006年08期

8 趙楠,李樹國,羊性滋;一種用于32位CPU的CPL流水線乘加器的設計[J];微電子學;2004年06期

9 劉東;采用Booth算法的16×16并行乘法器設計[J];現(xiàn)代電子技術;2003年09期

相關博士學位論文 前1條

1 周干民;NoC基礎研究[D];合肥工業(yè)大學;2005年

相關碩士學位論文 前3條

1 萬健;NoC路由算法設計與實現(xiàn)[D];南京大學;2011年

2 金意兒;高性能有限域乘法器的研究與實現(xiàn)[D];浙江大學;2007年

3 葛亮;一種定點運算部件的設計與實現(xiàn)[D];中國科學院研究生院（計算技術研究所）;2002年

本文編號：2599064