【摘要】：由于集成電路的快速發(fā)展,集成電路所采用的工藝尺寸不斷縮減,集成電路所集成的晶體管數(shù)也在隨之急劇增加,所需要的時鐘頻率也大幅增加,因此隨之而來也伴隨著功耗的迅速增長。近年來,電子穿戴技術的應用越來越廣泛,發(fā)展速度突飛猛進,造成集成電路的小型化、集成度以及低功耗要求也越來越高。作為數(shù)字集成電路的基本組成單元,觸發(fā)器廣泛存在于大規(guī)模數(shù)字集成電路中。相關研究表明時序電路的時鐘功耗在數(shù)字集成電路總功耗中是占有很大比重的。在超大規(guī)模集成電路中,時鐘系統(tǒng)主要由時鐘樹電路和時序電路組成。因此,在超大規(guī)模集成電路設計中,對于低功耗觸發(fā)器的研究是非常必要的。影響CMOS電路的功耗的因素主要包括:電源電壓、時鐘信號頻率、節(jié)點電容以及輸入信號的開關活動性等�，F(xiàn)有的低功耗技術實現(xiàn)方法主要包括:時鐘門控技術、降低電源電壓、采用更小的工藝尺寸、減少電路的冗余跳變等。時鐘門控技術的工作原理是關斷暫時不工作的電路。電源電壓由于和具體的工藝尺寸相關,一旦集成電路所采用的工藝尺寸確定了下來,電源電壓的大小不可以隨意改變,另外一種能夠有效降低電路功耗的方法就是盡可能地減少電路中的冗余跳變。由于毛刺廣泛存在于數(shù)字電路系統(tǒng)中,本文提出了一種能夠抗毛刺的低功耗雙邊沿觸發(fā)器,其整體思路是采用了C單元成功地阻塞了電路的輸入毛刺,減少了電路中的冗余跳變,減少了電路的總功耗,又實現(xiàn)了雙邊沿觸發(fā)的功能。雙邊沿觸發(fā)器較單邊沿觸發(fā)器的優(yōu)勢是,在實現(xiàn)相同電路功能的情況下,雙邊沿觸發(fā)器采用的時鐘頻率只有單邊沿觸發(fā)器的一半,能夠大大減小時鐘樹的功耗。電路設計需要權(quán)衡電路的面積開銷和功耗開銷,本文中采用了功耗延遲積、面積開銷以及時鐘樹功耗等參數(shù)來比較電路的性能,這在一定程度上是相對比較公平的。本文通過使用HSPICE軟件全面仿真了提出的電路結(jié)構(gòu)和相關的電路結(jié)構(gòu),大量的仿真實驗結(jié)果比較表明,本文提出的雙邊沿觸發(fā)器能夠有效屏蔽毛刺對電路產(chǎn)生的影響,該雙邊沿觸發(fā)器在功耗、延遲、面積開銷之間取得了良好的折中,和其他5種雙邊沿觸發(fā)器相比較,本文提出雙邊沿觸發(fā)器的總功耗平均降低了40.8%~72.6%,有毛刺情況下的總功耗平均降低了70.1%~70.2%,僅僅增加22.9%的平均面積開銷、5.9%~6.8%的平均延遲開銷。
【圖文】：

的集成電路設計中，由于集成電路規(guī)模不大，電路功耗問要問題，電路功耗沒能引起電路設計者的特別關注[2]。但隨，電路功耗帶來了很多問題，例如高功耗可能會帶來的散老化、降低芯片可靠性等一系列問題，電路功耗已經(jīng)成為重要設計因素。近年來，隨著便攜式電子設備的廣泛應用設計要求也越來越高，人們開始更加關注電路功耗。大多機時間都比較短。雖然近年來電池技術發(fā)展迅速，但是便用中不得不面臨的問題是，不可能為其配備過大的電池，電池只能有一定的能量容量，電池的能量肯定會用完因而過大的電路功耗會嚴重影響便攜式電子設備的耐用性。另備中的 SoC 的復雜度也在不斷提高，，其電路功耗也勢必會高。圖 1.2 和圖 1.3 分別是國際半導體技術發(fā)展規(guī)劃( Roadmap of Semiconductors，ITRS)提供的便攜式 SoC 復雜隨著電路設計人員在不斷增加產(chǎn)品功能和縮減尺寸，還需要用壽命。因此，集成電路的低功耗設計就顯得十分重要。

圖 1.3 便攜式 SoC 功耗趨勢Fig 1.3 Portable SoC Power Consumption Trend的研究意義藝尺寸不斷縮小，電路的集成度不斷提高，電路的時鐘功耗已經(jīng)成為影響芯片性能的重要因素。較高的電路功如，會導致芯片在工作時產(chǎn)生較高的溫度，對芯片的散芯片因高功耗產(chǎn)生的高溫不能及時散熱，就會導致芯片命，嚴重時會導致芯片發(fā)生故障不能正常工作。其次，過高的功耗對其配備的電池帶來巨大的挑戰(zhàn)，從而會使其續(xù)航能力。因此便攜式電子設備對低功耗電路設計的耗已經(jīng)成為集成電路發(fā)展的重要障礙[4-7]。電路設計的優(yōu)點主要包括：電路工作時散發(fā)的熱量，降低芯片的封裝和散熱成本。
【學位授予單位】：合肥工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2019
【分類號】：TN431.2

【參考文獻】

相關期刊論文 前2條

1 張碧翔;;數(shù)字電路中毛刺噪聲的防治[J];電聲技術;2014年11期

2 聶陽;趙鵬宇;荊麗麗;;毛刺信號消除電路的研究與實現(xiàn)[J];集寧師專學報;2010年04期

相關博士學位論文 前3條

1 耿亮;觸發(fā)器功耗控制技術與設計研究[D];浙江大學;2017年

2 嚴魯明;數(shù)字電路老化失效預測與防護技術研究[D];合肥工業(yè)大學;2013年

3 李俠;低功耗嵌入式微處理器的VLSI設計研究[D];復旦大學;2004年

相關碩士學位論文 前2條

1 劉仲方;CMOS電路低功耗設計與優(yōu)化研究[D];浙江大學;2015年

2 向光平;基于65nm CMOS工藝的低功耗觸發(fā)器設計[D];浙江大學;2013年

本文編號：2587948