【摘要】：帶隙基準(zhǔn)源模塊廣泛的應(yīng)用于模擬和混合集成電路中,如A/D、D/A轉(zhuǎn)換器等。隨著集成電路特征尺寸的不斷減小,電源電壓不斷降低,當(dāng)電源電壓低于1.5V時(shí),傳統(tǒng)的帶隙基準(zhǔn)源電路已經(jīng)無法工作,于是一種可以在低電源電壓下正常工作的低壓基準(zhǔn)源便應(yīng)運(yùn)而生。同時(shí),隨著高精度系統(tǒng)、便攜式設(shè)備和數(shù)模混合集成電路的發(fā)展,對基準(zhǔn)源的溫度系數(shù)、低功耗設(shè)計(jì)和電源抑制比(PSRR)都提出了更高的要求。這些要求無疑對低壓帶隙基準(zhǔn)源的設(shè)計(jì)提出了更大的挑戰(zhàn)。 本文首先概述了基準(zhǔn)電壓源的發(fā)展歷史和研究現(xiàn)狀,介紹了基準(zhǔn)電壓源的技術(shù)指標(biāo),闡述了基準(zhǔn)電壓源的理論基礎(chǔ)。在此基礎(chǔ)上,基于TSMC 0.13μm 1P8M標(biāo)準(zhǔn)CMOS(1.2V)工藝,按照設(shè)計(jì)要求實(shí)現(xiàn)了一種低壓電流模帶隙基準(zhǔn)電壓源,包括前端電路設(shè)計(jì)到后端版圖設(shè)計(jì)驗(yàn)證并進(jìn)行了流片測試。后仿結(jié)果顯示,在-40oC-130 oC的溫度范圍內(nèi),基準(zhǔn)源輸出電壓變化了0.65mV,溫度系數(shù)為5.46ppm/ oC;電源電壓由1.05V變化到1.5V時(shí),基準(zhǔn)源輸出電壓變化了0.8mV,低頻(1kHz)時(shí)基準(zhǔn)源輸出電壓的電源抑制比為-55.76dB。實(shí)測結(jié)果顯示,在27 oC-130 oC的溫度范圍內(nèi),基準(zhǔn)源輸出電壓變化了3.2 mV,溫度系數(shù)為44.4ppm/ oC;電源電壓由1.1V變化到1.3V時(shí),基準(zhǔn)源輸出電壓變化了0.4mV。結(jié)果表明,電路基本達(dá)到了設(shè)計(jì)要求,具備良好的性能指標(biāo)。
【圖文】：

gap Core Low Pass Filter Output Buffer Output圖 3.1 基準(zhǔn)電壓源的總體框圖3.2 基準(zhǔn)電壓源的設(shè)計(jì)3.2.1 基準(zhǔn)電壓源核心部分電路設(shè)計(jì)基準(zhǔn)電壓源核心部分電路如圖 3.2 所示，包括：基準(zhǔn)電壓源產(chǎn)生電路和啟動(dòng)

30 低壓帶隙基準(zhǔn)源的設(shè)計(jì)圖 3.7 運(yùn)算放大器的頻率特性仿真結(jié)果2．噪聲仿真圖 3.8 為運(yùn)算放大器的輸入端等效噪聲的仿真結(jié)果，其中掃描頻率由 0.1H到 1GHz。由圖 3.8 可見，，運(yùn)放的輸入端等效噪聲在頻率為 10Hz 時(shí)，等于1.69μV/sqrt(Hz)；在頻率為 1kHz 時(shí)，等于 163.7nV/sqrt(Hz)。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2011
【分類號】：TN432

【引證文獻(xiàn)】

相關(guān)博士學(xué)位論文 前1條

1 胡浩;智能功率集成電路中部分模塊的研究[D];電子科技大學(xué);2012年

相關(guān)碩士學(xué)位論文 前6條

1 王澤華;一種白光LED驅(qū)動(dòng)芯片的設(shè)計(jì)[D];電子科技大學(xué);2012年

2 余昭杰;基于建立—向下偏轉(zhuǎn)過程11-bit 1-MS/s逐次逼近型模數(shù)轉(zhuǎn)換器的設(shè)計(jì)[D];吉林大學(xué);2013年

3 張靜;CMOS帶隙基準(zhǔn)源高階溫度補(bǔ)償?shù)脑O(shè)計(jì)與仿真[D];西南交通大學(xué);2013年

4 曹帆;基于CMOS0.13μm工藝的1.2V電流舵型DAC設(shè)計(jì)[D];西安電子科技大學(xué);2013年

5 張濟(jì)清;帶隙基準(zhǔn)IP核的研究與設(shè)計(jì)[D];西安電子科技大學(xué);2013年

6 楊曉春;高性能雙節(jié)鋰離子電池保護(hù)電路的設(shè)計(jì)[D];電子科技大學(xué);2013年

本文編號：2587589