【摘要】：對大容量FPGA芯片進行功能驗證時,如何提高驗證效率以及驗證用例的覆蓋率已經(jīng)成為縮短總體產(chǎn)品時間所面臨的挑戰(zhàn)。針對上述問題,提出了一種高效、高速的大容量FPGA電路驗證方法,可以根據(jù)驗證用例需求,利用FPGA預先配置一定的功能,通過采取不同的配置文件得到最優(yōu)網(wǎng)表。該驗證方法具有靈活動態(tài)配置網(wǎng)表功能,可以節(jié)省仿真資源80%左右,大幅度縮短仿真時間,仿真器運行速度至少提高20倍,同時可以提高驗證效率,最大限度地提高驗證電路的覆蓋率,能夠滿足大容量電路功能仿真的需求。該驗證方法已成功應用于大容量FPGA電路功能驗證工程實踐中。

【相似文獻】

相關期刊論文 前10條

1 李曉東;王子彥;;基于構件的反射式動態(tài)配置技術研究[J];微計算機信息;2008年33期

2 陳雅莉;艾萍;姚成霞;;動態(tài)配置機制及其在水利信息系統(tǒng)中的應用[J];水利信息化;2010年04期

3 文志華;周序生;廖立君;李長云;;一種面向自適應的動態(tài)配置方法[J];湖南工業(yè)大學學報;2009年01期

4 曹e，

本文編號：2580853