【摘要】：電子設(shè)計(jì)技術(shù)的快速發(fā)展不僅帶動(dòng)著電子制造行業(yè)的不斷進(jìn)步,同時(shí)也為電路板測(cè)試技術(shù)提出了更高的要求。在應(yīng)對(duì)高集成度、高密度的電路板時(shí),傳統(tǒng)的電路板測(cè)試技術(shù)已經(jīng)無(wú)法滿足要求。因此邊界掃描測(cè)試技術(shù)作為一種新型的測(cè)試技術(shù),憑借其高檢測(cè)率、高定位率等特點(diǎn),在電子制造行業(yè)得到了廣泛的應(yīng)用。本文在深入研究邊界掃描測(cè)試技術(shù)的基礎(chǔ)上,對(duì)邊界掃描測(cè)試向量生成算法作了進(jìn)一步研究,從完備性和緊湊性兩項(xiàng)指標(biāo)對(duì)多種互連測(cè)試算法進(jìn)行性能分析。并結(jié)合傳統(tǒng)的測(cè)試向量生成算法,提出了一種針對(duì)復(fù)雜網(wǎng)絡(luò)的互連測(cè)試優(yōu)化算法。通過(guò)對(duì)復(fù)雜線網(wǎng)進(jìn)行拓?fù)浣Y(jié)構(gòu)分析,從而按照規(guī)則將復(fù)雜線網(wǎng)分割成若干子網(wǎng)絡(luò),然后對(duì)各子網(wǎng)絡(luò)進(jìn)行互連測(cè)試。該算法克服了傳統(tǒng)測(cè)試向量生成算法無(wú)法應(yīng)用于復(fù)雜網(wǎng)絡(luò)的缺點(diǎn);然后提出了一種邊界掃描測(cè)試系統(tǒng)的設(shè)計(jì)方案,該方案可以完成對(duì)包括FPGA、CPLD等支持IEEE 1149.1標(biāo)準(zhǔn)的芯片進(jìn)行如完整性測(cè)試、互連測(cè)試、靜態(tài)功能測(cè)試等常規(guī)邊界掃描測(cè)試。通過(guò)實(shí)驗(yàn),證明該方案從故障定位準(zhǔn)確性、檢測(cè)有效性等指標(biāo)均滿足設(shè)計(jì)要求;最后通過(guò)對(duì)常見(jiàn)故障模型的研究,提出了一種基于覆蓋率的仿真驗(yàn)證方法,該方法通過(guò)對(duì)片間故障模型的建立、故障發(fā)生的模擬以及向量對(duì)比和結(jié)果分析等過(guò)程,實(shí)現(xiàn)了對(duì)邊界掃描測(cè)試向量生成算法以及測(cè)試工具的性能評(píng)估。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN407

【參考文獻(xiàn)】

相關(guān)期刊論文 前8條

1 ;Relocation of the 10 March 2011 Yingjiang,China,earthquake sequence and its tectonic implications[J];Earthquake Science;2012年01期

2 ;Scan chain design for shift power reduction in scan-based testing[J];Science China(Information Sciences);2011年04期

3 張?zhí)?王祖強(qiáng);蔡h，

本文編號(hào)：2562291