基于JTAG的芯片測試系統(tǒng)研究
發(fā)布時間:2019-11-17 11:06
【摘要】:電子設(shè)計技術(shù)的快速發(fā)展不僅帶動著電子制造行業(yè)的不斷進(jìn)步,同時也為電路板測試技術(shù)提出了更高的要求。在應(yīng)對高集成度、高密度的電路板時,傳統(tǒng)的電路板測試技術(shù)已經(jīng)無法滿足要求。因此邊界掃描測試技術(shù)作為一種新型的測試技術(shù),憑借其高檢測率、高定位率等特點,在電子制造行業(yè)得到了廣泛的應(yīng)用。本文在深入研究邊界掃描測試技術(shù)的基礎(chǔ)上,對邊界掃描測試向量生成算法作了進(jìn)一步研究,從完備性和緊湊性兩項指標(biāo)對多種互連測試算法進(jìn)行性能分析。并結(jié)合傳統(tǒng)的測試向量生成算法,提出了一種針對復(fù)雜網(wǎng)絡(luò)的互連測試優(yōu)化算法。通過對復(fù)雜線網(wǎng)進(jìn)行拓?fù)浣Y(jié)構(gòu)分析,從而按照規(guī)則將復(fù)雜線網(wǎng)分割成若干子網(wǎng)絡(luò),然后對各子網(wǎng)絡(luò)進(jìn)行互連測試。該算法克服了傳統(tǒng)測試向量生成算法無法應(yīng)用于復(fù)雜網(wǎng)絡(luò)的缺點;然后提出了一種邊界掃描測試系統(tǒng)的設(shè)計方案,該方案可以完成對包括FPGA、CPLD等支持IEEE 1149.1標(biāo)準(zhǔn)的芯片進(jìn)行如完整性測試、互連測試、靜態(tài)功能測試等常規(guī)邊界掃描測試。通過實驗,證明該方案從故障定位準(zhǔn)確性、檢測有效性等指標(biāo)均滿足設(shè)計要求;最后通過對常見故障模型的研究,提出了一種基于覆蓋率的仿真驗證方法,該方法通過對片間故障模型的建立、故障發(fā)生的模擬以及向量對比和結(jié)果分析等過程,實現(xiàn)了對邊界掃描測試向量生成算法以及測試工具的性能評估。
【學(xué)位授予單位】:西安電子科技大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2015
【分類號】:TN407
【學(xué)位授予單位】:西安電子科技大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2015
【分類號】:TN407
【參考文獻(xiàn)】
相關(guān)期刊論文 前8條
1 ;Relocation of the 10 March 2011 Yingjiang,China,earthquake sequence and its tectonic implications[J];Earthquake Science;2012年01期
2 ;Scan chain design for shift power reduction in scan-based testing[J];Science China(Information Sciences);2011年04期
3 張?zhí)?王祖強;蔡h,
本文編號:2562291
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2562291.html
最近更新
教材專著