【摘要】：提出了一種具有部分高k介質(zhì)埋層的SOI場pLDMOS器件。將傳統(tǒng)結(jié)構(gòu)的部分埋氧層替換為介電常數(shù)更高的Si_3N_4,降低了漂移區(qū)的積累層電阻,使器件獲得更低的比導通電阻,同時減弱了自熱效應。與傳統(tǒng)結(jié)構(gòu)進行仿真對比,發(fā)現(xiàn)新結(jié)構(gòu)基本保持了與傳統(tǒng)結(jié)構(gòu)相當?shù)膿舸╇妷?但比導通電阻降低了24%,最高溫度降低了59%。
【圖文】：

第１期梁濤等：一種具有部分高ｋ介質(zhì)埋層的ＳＯＩ場ｐＬＤＭＯＳ器件仿真優(yōu)化。１器件結(jié)構(gòu)圖１（ａ）所示是傳統(tǒng)結(jié)構(gòu)的ｐＬＤＭＯＳ。圖１（ｂ）所示是本文提出的部分Ｓｉ３Ｎ４介質(zhì)結(jié)構(gòu)的ｐＬＤＭＯＳ，將傳統(tǒng)結(jié)構(gòu)中靠近漏端的ＳｉＯ２介質(zhì)層替換為具有更高介電常數(shù)的Ｓｉ３Ｎ４介質(zhì)層。（ａ）傳統(tǒng)結(jié)構(gòu)（ｂ）本文提出的新結(jié)構(gòu)圖１兩種ＳＯＩ場ｐＬＤＭＯＳ結(jié)構(gòu)場ｐＬＤＭＯＳ通常工作在襯底接地、電源電壓為ＶＨＶ的高壓條件下。源極與襯底之間的電壓差為ＶＨＶ，等效為源極接地，襯底接負電壓－ＶＨＶ，會在漂移區(qū)產(chǎn)生積累層，稱為背柵效應。背柵效應導致器件漂移區(qū)有２種導電模式，如圖２所示。漂移區(qū)電阻由漂移電阻Ｒｄｄ與積累電阻Ｒａｃｃ并聯(lián)組成，且積累層電阻明顯小于漂移電阻，因此，器件的導通電阻主要由積累電阻決定。圖２部分高Ｋ場ｐＬＤＭＯＳ開態(tài)時的雙重導電模式漂移電阻Ｒｄｄ和積累電阻Ｒａｃｃ分別表示為：Ｒｄｄ＝－Ｌｄ－ＬｏｖｑμｄｄＮＤｔｓＺ（１）Ｒａｃｃ＝－（Ｌｄ－Ｌｏｖ）ｔｏｘμａｃｃεｏｘＺＶＢＧ（２）式中，Ｌｄ和Ｌｏｖ分別為漂移區(qū)的長度和柵場板覆蓋漂移區(qū)的長度，ｔｏｘ和εＯＸ分別為埋氧層的厚度和介電常數(shù)，Ｚ為每平方厘米的溝道寬度，，ＮＤ為漂移區(qū)濃度，ＶＢＧ為襯底電壓。由（２）式可知，增大埋層介電常數(shù)可以減小積累電阻，但會降低器件的縱向耐壓。為了在保持器件耐壓的基礎(chǔ)上降低導通電阻，本文在漏端附

示是本文提出的部分Ｓｉ３Ｎ４介質(zhì)結(jié)構(gòu)的ｐＬＤＭＯＳ，將傳統(tǒng)結(jié)構(gòu)中靠近漏端的ＳｉＯ２介質(zhì)層替換為具有更高介電常數(shù)的Ｓｉ３Ｎ４介質(zhì)層。（ａ）傳統(tǒng)結(jié)構(gòu)（ｂ）本文提出的新結(jié)構(gòu)圖１兩種ＳＯＩ場ｐＬＤＭＯＳ結(jié)構(gòu)場ｐＬＤＭＯＳ通常工作在襯底接地、電源電壓為ＶＨＶ的高壓條件下。源極與襯底之間的電壓差為ＶＨＶ，等效為源極接地，襯底接負電壓－ＶＨＶ，會在漂移區(qū)產(chǎn)生積累層，稱為背柵效應。背柵效應導致器件漂移區(qū)有２種導電模式，如圖２所示。漂移區(qū)電阻由漂移電阻Ｒｄｄ與積累電阻Ｒａｃｃ并聯(lián)組成，且積累層電阻明顯小于漂移電阻，因此，器件的導通電阻主要由積累電阻決定。圖２部分高Ｋ場ｐＬＤＭＯＳ開態(tài)時的雙重導電模式漂移電阻Ｒｄｄ和積累電阻Ｒａｃｃ分別表示為：Ｒｄｄ＝－Ｌｄ－ＬｏｖｑμｄｄＮＤｔｓＺ（１）Ｒａｃｃ＝－（Ｌｄ－Ｌｏｖ）ｔｏｘμａｃｃεｏｘＺＶＢＧ（２）式中，Ｌｄ和Ｌｏｖ分別為漂移區(qū)的長度和柵場板覆蓋漂移區(qū)的長度，ｔｏｘ和εＯＸ分別為埋氧層的厚度和介電常數(shù)，Ｚ為每平方厘米的溝道寬度，ＮＤ為漂移區(qū)濃度，ＶＢＧ為襯底電壓。由（２）式可知，增大埋層介電常數(shù)可以減小積累電阻，但會降低器件的縱向耐壓。為了在保持器件耐壓的基礎(chǔ)上降低導通電阻，本文在漏端附近采用Ｓｉ３Ｎ４埋層，Ｓｉ３Ｎ４的介電常數(shù)為７．５，而ＳｉＯ２的介電常數(shù)為３．９。采用部分Ｓｉ３Ｎ４介質(zhì)層能夠降低器件的積累層電阻，
【作者單位】： 電子科技大學電子薄膜與集成器件國家重點實驗室;四川長虹電器股份有限公司;
【基金】：國家自然科學基金資助項目(61376080) 廣東省自然科學基金資助項目(2014A030313736)
【分類號】：TN386

【相似文獻】

相關(guān)期刊論文 前10條

1 趙佶;;羅姆發(fā)布第二代SiC制MOSFET,可抑制通電劣化現(xiàn)象[J];半導體信息;2012年04期

2 張明興;;導通電阻為零的模擬開關(guān)[J];電子技術(shù);1986年12期

3 孫雋;;導通電阻極大減小的新型垂直功率MOSFET結(jié)構(gòu)[J];電子工藝技術(shù);1986年04期

4 Daisuke Ueda ,李巍;一種能降低導通電阻的新型縱向功率MOSFET結(jié)構(gòu)[J];微電子學;1987年02期

5 ;新品之窗[J];電子元器件應用;2002年06期

6 陳力;馮全源;;低壓溝槽功率MOSFET導通電阻的最優(yōu)化設(shè)計[J];微電子學;2012年05期

7 ;Vishay發(fā)布采用ThunderFET~汶技術(shù)的通過AEC-Q101認證的最新MOSFET[J];電子設(shè)計工程;2014年06期

8 張雯,閻冬梅;VDMOSFET的最佳化設(shè)計研究(500V)[J];遼寧大學學報(自然科學版);2004年01期

9 王穎;程超;胡海帆;;溝槽柵功率MOSFET導通電阻的模擬研究[J];北京工業(yè)大學學報;2011年03期

10 趙佶;;Mouser開始供應Vishay Siliconix Si8802 TrenchFET功率MOSFET[J];半導體信息;2012年06期

相關(guān)會議論文 前5條

1 諶怡;劉毅;王衛(wèi);夏連勝;張篁;朱雋;石金水;章林文;;GaAs光導開關(guān)的導通電阻[A];第九屆中國核學會“核科技、核應用、核經(jīng)濟（三核）”論壇論文集[C];2012年

2 孟堅;高珊;陳軍寧;柯導明;孫偉鋒;時龍興;徐超;;用阱作高阻漂移區(qū)的LDMOS導通電阻的解析模型[A];2005年“數(shù)字安徽”博士科技論壇論文集[C];2005年

3 武潔;方健;李肇基;;單晶擴散型LDMOS特性分析[A];展望新世紀——’02學術(shù)年會論文集[C];2002年

4 武潔;方健;李肇基;;單晶擴散型LDMOS特性分析[A];中國電工技術(shù)學會電力電子學會第八屆學術(shù)年會論文集[C];2002年

5 ;降低雙層金屬布線導通電阻不合格率 中國電子科技集團公司第二十四研究所單片工藝室PVD工序心一QC小組[A];2007年度電子信息行業(yè)優(yōu)秀質(zhì)量管理小組成果質(zhì)量信得過班組經(jīng)驗專集[C];2007年

相關(guān)重要報紙文章 前3條

1 四川 鐘榮;再議光耦合器的檢測方法[N];電子報;2005年

2 山東 毛興武;由STA500組成的60W D類放大器[N];電子報;2002年

3 吳;發(fā)展中的溝槽柵MOS器件[N];中國電子報;2001年

相關(guān)博士學位論文 前2條

1 章文通;超結(jié)功率器件等效襯底模型與非全耗盡工作模式研究[D];電子科技大學;2016年

2 黃海猛;超結(jié)器件的模型研究及優(yōu)化設(shè)計[D];電子科技大學;2013年

相關(guān)碩士學位論文 前10條

1 吳克滂;功率MOSFET的終端耐壓特性研究[D];西南交通大學;2015年

2 汪德波;60V 功率U-MOSFET失效分析與再設(shè)計[D];西南交通大學;2015年

3 吳文杰;一種基于曲率結(jié)擴展原理的襯底終端結(jié)構(gòu)的研究[D];電子科技大學;2014年

4 徐青;槽型高壓低功耗橫向MOSFET研究[D];電子科技大學;2015年

5 翟華星;基于離子注入工藝的新型SiC IGBT的設(shè)計與仿真[D];西安電子科技大學;2014年

6 廖濤;電磁爐用NPT型IGBT的研究[D];東南大學;2015年

7 于冰;基于0.25μm工藝的低壓Power MOS設(shè)計與研究[D];東南大學;2015年

8 周倩;一種低導通電阻60V Trench MOSFET的設(shè)計與制造[D];上海交通大學;2015年

9 楊萌;低導通電阻碳化硅光導開關(guān)研究[D];西安電子科技大學;2015年

10 李春來;新型低壓LDMOS結(jié)構(gòu)設(shè)計與仿真[D];西安電子科技大學;2015年

本文編號：2549427