本文關(guān)鍵詞：納米集成電路ESD防護(hù)研究，，由筆耕文化傳播整理發(fā)布。

【摘要】：靜電放電(ESD, Electro-Static Discharge)是一種客觀存在的自然現(xiàn)象,對于半導(dǎo)體集成電路具有極大的危害。尤其在納米集成電路中,ESD防護(hù)研究至關(guān)重要。本論文主要基于28-nm CMOS工藝進(jìn)行ESD防護(hù)研究,提出28-nm工藝下I/O以及核心(Core)電路的ESD設(shè)計(jì)窗口,對基本的二極管、MOS管以及SCR (Silicon Controlled Rectifier)防護(hù)器件進(jìn)行流片分析,并針對提出的ESD設(shè)計(jì)窗口設(shè)計(jì)新型的SCR結(jié)構(gòu)。此外,還針對納米集成電路版圖的抗栓鎖(Latch up)性能進(jìn)行設(shè)計(jì)研究。本論文的主要研究內(nèi)容和結(jié)論如下:1)總結(jié)了納米集成電路的ESD防護(hù)網(wǎng)絡(luò)；根據(jù)28-nm CMOS工藝I/O以及Core的工作電壓以及柵氧擊穿電壓,分別給出ESD設(shè)計(jì)窗口并提出ESD防護(hù)目標(biāo)。2)針對二極管設(shè)計(jì)不同類型、不同結(jié)構(gòu)的ESD防護(hù)器件,總結(jié)得出柵極隔離二極管(Gate Diode)具有正向?qū)娮璧偷膬?yōu)點(diǎn)；通過流片驗(yàn)證,對于28-nm CMOS工藝下的二極管串達(dá)林頓效應(yīng)已經(jīng)不再明顯,分析得知這是倒阱工藝所造成的；給出二極管的ESD防護(hù)總結(jié)。3) 總結(jié)28-nm CMOS工藝下GGNMOS (Gate Grounded NMOS)以及GDPMOS (Gate-VDD PMOS)的ESD防護(hù)性能,其中防護(hù)能力更好的GGNMOS的魯棒性也僅有7.3 mA/μm;流片驗(yàn)證得出ESD implant層對于MOS器件的ESD性能的提高已經(jīng)變得極其有限,反而提高了漏電流,分析可知這是P-Well濃度逐漸提高造成的；給出MOS管的ESD防護(hù)總結(jié)。41對于基本的二極管、MOS管以及SCR進(jìn)行TCAD(Technology Computer Aided Design)仿真,并通過公式推導(dǎo)分析上述ESD防護(hù)器件的基本性質(zhì)。5)提出新型的具有小回滯特性的SS-SCR (Small Snapback SCR).該器件的觸發(fā)電壓為7.1 V,維持電壓為5.8V,并且通過參數(shù)調(diào)整可以達(dá)到1V以內(nèi)的ESD工作窗口,滿足28-nm CMOS工藝下的I/O ESD設(shè)計(jì)窗口；SS-SCR的魯棒性為43.3 mA/μm,與基本SCR相近,且其維持電壓受溫度的影響小;SS-SCR的過沖電壓為17V,開啟時(shí)間為10 ns,均滿足ESD防護(hù)要求。6)提出新型的VSCR (Vertical SCR)。該器件的觸發(fā)電壓為5.3 V,維持電壓為2.3 V,滿足28-nm CMOS工藝下的Core ESD設(shè)計(jì)窗口;VSCR的優(yōu)點(diǎn)是結(jié)構(gòu)簡單、魯棒性有近30 mA/μm,開啟時(shí)間僅為4.8 ns,通過監(jiān)測器(Monitor)的檢測進(jìn)一步證明VSCR可用于28-nm CMOS工藝的Core電路防護(hù)。7)基于VSCR,通過結(jié)構(gòu)上的改進(jìn)提出Modified VSCR,通過流片驗(yàn)證可知Modified VSCR進(jìn)一步降低觸發(fā)電壓,但同時(shí)增加了栓鎖的風(fēng)險(xiǎn)；通過版圖上的改進(jìn)提出New VSCR,解決VSCR單向?qū)ǖ谋锥?給出SCR的ESD防護(hù)總結(jié)。8)總結(jié)抗栓鎖的測試方法；通過納米集成電路的版圖驗(yàn)證,得出版圖設(shè)計(jì)中抗栓鎖能力的關(guān)鍵因素,并分析隔離環(huán)對于抗栓鎖能力的影響。
【關(guān)鍵詞】：靜電防護(hù) 納米集成電路 可控硅 栓鎖
【學(xué)位授予單位】：浙江大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN386
【目錄】：

• 致謝4-5
• 摘要5-7
• ABSTRACT7-9
• 縮略詞表9-13
• 1 緒論13-31
• 1.1 課題背景及意義13-15
• 1.2 靜電放電的模型15-20
• 1.2.1 人體模型(HBM)16-17
• 1.2.2 機(jī)器模型(MM)17
• 1.2.3 組件充電模型(CDM)17-19
• 1.2.4 人體金屬放電模型(HMM)19
• 1.2.5 國際電子工業(yè)委員會標(biāo)準(zhǔn)(IEC)19-20
• 1.3 典型的ESD測試方法20-26
• 1.3.1 HBM和MM測試方法20-23
• 1.3.2 CDM測試方法23
• 1.3.3 IEC測試方法23-24
• 1.3.4 TLP測試24-26
• 1.4 集成電路的ESD防護(hù)研究現(xiàn)狀26-29
• 1.5 本論文的主要工作和組織結(jié)構(gòu)29-31
• 2 納米集成電路的ESD防護(hù)設(shè)計(jì)研究31-67
• 2.1 納米集成電路的ESD防護(hù)概述31-35
• 2.1.1 集成電路的ESD防護(hù)網(wǎng)絡(luò)31-33
• 2.1.2 28-nm CMOS工藝下的ESD設(shè)計(jì)窗口33-34
• 2.1.3 28-nm CMOS工藝下的ESD防護(hù)目標(biāo)34-35
• 2.2 基于二極管的ESD防護(hù)結(jié)構(gòu)研究35-42
• 2.2.1 二極管的基本性質(zhì)分析35-38
• 2.2.2 二極管串的研究38-40
• 2.2.3 柵極隔離二極管(Gate Diode)的研究40-41
• 2.2.4 二極管的ESD防護(hù)總結(jié)41-42
• 2.3 基于MOS管的ESD防護(hù)結(jié)構(gòu)研究42-49
• 2.3.1 MOS管的基本性質(zhì)分析42-45
• 2.3.2 28-nmPS工藝下GGNMOS及GDPMOS的研究45-48
• 2.3.3 MOS管的ESD防護(hù)總結(jié)48-49
• 2.4 基于SCR的ESD防護(hù)結(jié)構(gòu)研究49-65
• 2.4.1 SCR的基本性質(zhì)分析49-53
• 2.4.2 小回滯SCR(SS-SCR)的設(shè)計(jì)研究53-59
• 2.4.3 縱向SCR(VSCR)的設(shè)計(jì)研究59-65
• 2.4.4 SCR的ESD防護(hù)總結(jié)65
• 2.5 本章小結(jié)65-67
• 3 納米集成電路的抗栓鎖研究67-73
• 3.1 抗栓鎖的測試方法67-69
• 3.2 納米集成電路版圖的抗栓鎖設(shè)計(jì)69-73
• 4 總結(jié)及展望73-75
• 4.1 總結(jié)73-74
• 4.2 展望74-75
• 參考文獻(xiàn)75-85
• 作者簡歷及在學(xué)期間所取得的科研成果85-86
• 作者簡歷85
• 發(fā)表和錄用的文章85-86
• 申請的專利86

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前5條

1 周紹文;半導(dǎo)體電磁脈沖防護(hù)器件性能測試[J];微電子學(xué)與計(jì)算機(jī);1989年12期

2 徐斌裕,張利華;硬限幅防護(hù)器件參數(shù)測量方法[J];微電子學(xué);1988年06期

3 張希軍;楊潔;王振興;李賢軍;;微帶線在快速脈沖防護(hù)器件性能測試中的應(yīng)用[J];廣東工業(yè)大學(xué)學(xué)報(bào);2011年03期

4 謝鋒;結(jié)合供電線路的制式合理選擇避雷器[J];郵電設(shè)計(jì)技術(shù);2001年06期

5 ;[J];;年期

中國重要報(bào)紙全文數(shù)據(jù)庫 前1條

1 本報(bào)記者 趙艷秋;ESD器件：新接口市場是熱點(diǎn) 集成EMI方案將流行[N];中國電子報(bào);2009年

中國博士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 梁海蓮;集成電路高壓ESD防護(hù)器件的研究[D];江南大學(xué);2014年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前2條

1 王煒槐;納米集成電路ESD防護(hù)研究[D];浙江大學(xué);2016年

2 崔強(qiáng);集成電路中ESD防護(hù)研究[D];浙江大學(xué);2008年

  本文關(guān)鍵詞：納米集成電路ESD防護(hù)研究，由筆耕文化傳播整理發(fā)布。

本文編號：254830