本文關(guān)鍵詞：16位高速流水線ADC中采樣保持電路的研究與設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

【摘要】：流水線ADC能夠在實(shí)現(xiàn)低功耗的同時(shí),對(duì)轉(zhuǎn)換速度和精度進(jìn)行合理折衷,是高速高精度ADC領(lǐng)域的最佳選擇。采樣保持電路作為流水線ADC最前端的接口,其線性度和噪聲性能制約著流水線ADC所能達(dá)到的最高性能。本文采用0.18μm,1.8V電源電壓CMOS工藝設(shè)計(jì)了一種適用于16位100MSPS流水線ADC的采樣保持電路。本文首先介紹了采樣保持電路的基本原理和電路結(jié)構(gòu),詳細(xì)分析了各種非理想因素對(duì)采樣保持電路各模塊性能的影響。然后針對(duì)電路誤差產(chǎn)生原因,提出了改進(jìn)的電路結(jié)構(gòu)。采樣保持電路采用了電容翻轉(zhuǎn)式結(jié)構(gòu),充分利用其噪聲和帶寬的優(yōu)勢(shì)。設(shè)計(jì)了一種雙柵壓自舉開(kāi)關(guān),通過(guò)提高開(kāi)關(guān)管的柵源電壓,提高了開(kāi)關(guān)的噪聲性能和線性度,SFDR提高了3.6d B,有效位數(shù)提高了0.5bit。針對(duì)采樣保持電路對(duì)運(yùn)放增益,帶寬,擺率和線性度的要求,設(shè)計(jì)了一種高性能的兩級(jí)運(yùn)放,其中第一級(jí)采用折疊共源共柵帶增益自舉結(jié)構(gòu),利用交叉耦合反饋和源級(jí)電阻反饋提高了運(yùn)放的線性度。為了保證采樣保持電路在正常時(shí)序下工作,設(shè)計(jì)了兩相不交疊時(shí)鐘。為了優(yōu)化運(yùn)放的功耗,本文提出了一種開(kāi)關(guān)電容動(dòng)態(tài)偏置技術(shù),在保證運(yùn)放良好建立特性的基礎(chǔ)上,優(yōu)化運(yùn)放在采樣相的功耗,使運(yùn)放的整體功耗降低了36%。使用Spectre對(duì)采樣保持電路進(jìn)行仿真,得到采樣保持電路的無(wú)雜散動(dòng)態(tài)范圍SFDR為105.29d B,信噪失真比SNDR為96.85d B,有效位數(shù)為15.8bit,功耗為61m W。本文在采樣保持電路設(shè)計(jì)和仿真的基礎(chǔ)上,完成了采樣保持電路版圖的設(shè)計(jì),充分考慮了差分電路的匹配性設(shè)計(jì),采用了對(duì)稱分布的版圖結(jié)構(gòu),對(duì)高匹配模塊居中擺放,對(duì)可能引入噪聲的動(dòng)態(tài)偏置電路和共模反饋電路偏外放置,對(duì)敏感而關(guān)鍵的輸入對(duì)管進(jìn)行噪聲隔離。版圖后仿真結(jié)果表明了版圖設(shè)計(jì)的合理性。最后對(duì)流片后的流水線ADC進(jìn)行了測(cè)試,得到SFDR為91.9d B,SNDR為74.2d B,有效位數(shù)為12.04bit,DNL最大值為±0.3LSB,INL最大值為±2.3LSB。測(cè)試結(jié)果反映了采樣保持電路良好的線性度,滿足流水線ADC對(duì)采樣保持電路的要求。
【關(guān)鍵詞】：流水線ADC 采樣保持電路 雙柵壓自舉開(kāi)關(guān) 動(dòng)態(tài)偏置電路 兩相不交疊時(shí)鐘
【學(xué)位授予單位】：中國(guó)航天科技集團(tuán)公司第一研究院
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN792
【目錄】：

• 摘要3-4
• Abstract4-8
• 1 緒論8-16
• 1.1 課題背景8-9
• 1.2 流水線ADC的研究現(xiàn)狀9-13
• 1.3 流水線ADC的發(fā)展趨勢(shì)13-14
• 1.4 主要工作和論文結(jié)構(gòu)安排14-16
• 2 采樣保持電路設(shè)計(jì)基礎(chǔ)16-39
• 2.1 采樣保持電路工作原理16-18
• 2.2 采樣保持電路的性能指標(biāo)18-20
• 2.3 采樣保持電路的結(jié)構(gòu)20-24
• 2.3.1 開(kāi)環(huán)結(jié)構(gòu)20-21
• 2.3.2 閉環(huán)結(jié)構(gòu)21
• 2.3.3 常用的閉環(huán)結(jié)構(gòu)21-24
• 2.4 采樣開(kāi)關(guān)24-28
• 2.4.1 單MOS管采樣開(kāi)關(guān)25-26
• 2.4.2 CMOS采樣開(kāi)關(guān)26-27
• 2.4.3 柵壓自舉開(kāi)關(guān)27-28
• 2.5 采樣保持放大器28-32
• 2.5.1 簡(jiǎn)單運(yùn)放29
• 2.5.2 套筒式共源共柵運(yùn)放29-30
• 2.5.3 折疊式共源共柵運(yùn)放30-31
• 2.5.4 增益提高運(yùn)放31
• 2.5.5 兩級(jí)運(yùn)放31-32
• 2.6 采樣保持電路的誤差分析32-39
• 2.6.1 開(kāi)關(guān)非理想特性32-35
• 2.6.2 kT/C噪聲35-36
• 2.6.3 時(shí)鐘抖動(dòng)36
• 2.6.4 孔徑抖動(dòng)36-37
• 2.6.5 運(yùn)算放大器非理想特性37-39
• 3 16位100MS/s流水線ADC中采樣保持電路的設(shè)計(jì)39-55
• 3.1 采樣保持電路整體設(shè)計(jì)39-40
• 3.2 采樣保持電路各模塊設(shè)計(jì)40-55
• 3.2.1 采樣電容的選取40
• 3.2.2 柵壓自舉開(kāi)關(guān)的設(shè)計(jì)40-42
• 3.2.3 采樣保持放大器的設(shè)計(jì)42-51
• 3.2.4 動(dòng)態(tài)偏置電路51-54
• 3.2.5 時(shí)鐘電路54-55
• 4 采樣保持電路及各模塊的仿真55-63
• 4.1 柵壓自舉開(kāi)關(guān)的仿真55-58
• 4.2 時(shí)鐘電路的仿真58
• 4.3 采樣保持運(yùn)放的仿真58-60
• 4.4 采樣保持電路整體仿真60-61
• 4.5 16bit100MS/s流水線ADC仿真61-63
• 5 采樣保持電路的版圖、后仿真和測(cè)試結(jié)果63-69
• 5.1 采樣保持電路版圖設(shè)計(jì)63-66
• 5.2 采樣保持電路版圖后仿真66
• 5.3 流水線ADC測(cè)試結(jié)果66-69
• 6 結(jié)論69-70
• 參考文獻(xiàn)70-73
• 攻讀碩士學(xué)位期間發(fā)表學(xué)術(shù)論文情況73-74
• 致謝74-76

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 劉光祜;均值采樣保持電路設(shè)計(jì)[J];無(wú)線電工程;2001年S1期

2 吳建輝,吳自信,吳寧;一種高速、低失真的采樣保持電路[J];電路與系統(tǒng)學(xué)報(bào);2004年04期

3 陳紅衛(wèi),吳建輝;一種新型高速高分辨率采樣保持電路[J];應(yīng)用科學(xué)學(xué)報(bào);2005年03期

4 應(yīng)建華;王恒;苗林;;高精度的采樣保持電路的設(shè)計(jì)[J];通信電源技術(shù);2007年02期

5 林佳明;戴慶元;謝詹奇;倪丹;;一種用于高速ADC的采樣保持電路的設(shè)計(jì)[J];半導(dǎo)體技術(shù);2008年02期

6 趙必成;龔敏;余鵬飛;邢俊青;王繼安;;一種開(kāi)環(huán)高速高精度采樣保持電路[J];微處理機(jī);2009年05期

7 李鋒;黃世震;林偉;;一種用于流水線ADC采樣保持電路的設(shè)計(jì)[J];電子器件;2010年02期

8 蔡坤明;丁扣寶;羅豪;韓雁;;一種運(yùn)用于高速ADC的采樣保持電路設(shè)計(jì)[J];電路與系統(tǒng)學(xué)報(bào);2010年03期

9 馮峗;;低功耗采樣保持電路的分析與設(shè)計(jì)[J];煤炭技術(shù);2011年05期

10 郭晉洲;高速采樣保持電路[J];信息與控制;1983年01期

中國(guó)重要會(huì)議論文全文數(shù)據(jù)庫(kù) 前4條

1 陳紅衛(wèi);吳建輝;;一種新型高速采樣保持電路[A];2004全國(guó)測(cè)控、計(jì)量與儀器儀表學(xué)術(shù)年會(huì)論文集（下冊(cè)）[C];2004年

2 王海先;;簡(jiǎn)單的激光窄脈沖信號(hào)準(zhǔn)峰值采樣保持電路[A];'99十一省（市）光學(xué)學(xué)術(shù)會(huì)議論文集[C];1999年

3 孫志新;李開(kāi)航;;一種運(yùn)用于ADC中的兩倍增益采樣保持電路[A];2011高等職業(yè)教育電子信息類專業(yè)學(xué)術(shù)暨教學(xué)研討會(huì)論文集[C];2011年

4 魏微;陸衛(wèi)國(guó);郭海東;王錚;趙京偉;;一種高速、高精度全差分采樣保持電路的ASIC設(shè)計(jì)[A];第十五屆全國(guó)核電子學(xué)與核探測(cè)技術(shù)學(xué)術(shù)年會(huì)論文集[C];2010年

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 王繼安;高速高精度ADC集成電路的研究與設(shè)計(jì)[D];電子科技大學(xué);2009年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 袁博群;流水線型ADC中采樣保持電路研究與設(shè)計(jì)[D];電子科技大學(xué);2014年

2 劉子豪;12 bit Pipeline ADC中采樣保持電路的設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2014年

3 薛金煒;14bit 250MS/s流水線ADC中采樣保持電路的設(shè)計(jì)[D];東南大學(xué);2015年

4 李嘉偉;高速接收機(jī)系統(tǒng)的設(shè)計(jì)[D];電子科技大學(xué);2016年

5 吳輝貴;基于40nm CMOS工藝的12bit 300MS/s采樣保持電路研究[D];電子科技大學(xué);2016年

6 單劉偉;高速高精度采樣保持電路的研究與設(shè)計(jì)[D];合肥工業(yè)大學(xué);2016年

7 楊龍;16位高速流水線ADC中采樣保持電路的研究與設(shè)計(jì)[D];中國(guó)航天科技集團(tuán)公司第一研究院;2016年

8 咼長(zhǎng)冬;流水線ADC的采樣保持電路及MDAC電路的研究[D];重慶大學(xué);2016年

9 云杰;基于流水線ADC的采樣保持電路的研究[D];北京交通大學(xué);2009年

10 蘇琴;流水線ADC中采樣保持電路的研究與設(shè)計(jì)[D];合肥工業(yè)大學(xué);2010年

  本文關(guān)鍵詞：16位高速流水線ADC中采樣保持電路的研究與設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

，

本文編號(hào)：254593