【摘要】：隨著計(jì)算機(jī)通信技術(shù)的發(fā)展,人類對于處理器的性能和速度上的追求是越來越高,與此同時(shí),I/O接口技術(shù)就面臨越來越大的壓力和挑戰(zhàn)。因此串行差分技術(shù)SERDES技術(shù)憑借其高速穩(wěn)定的能力逐漸成為高速接口技術(shù)的主流技術(shù)。本文在對SERDES技術(shù)深入了解的基礎(chǔ)上,著重研究其關(guān)鍵部分——模擬電路部分高速接口部分,然后利用SMIC 0.13um Mixde Signal 1P8M工藝與VML接口技術(shù)設(shè)計(jì)了一款速度高達(dá)2.5Gbps的收發(fā)器接口電路。本文首先討論了高速串行通信的中各種接口技術(shù)的優(yōu)勢以及劣勢,著重對VML接口電路的設(shè)計(jì)難點(diǎn)重點(diǎn)進(jìn)行了研究以及說明,然后簡要介紹了兩種常用的高速差分接口技術(shù)LVDS技術(shù)和CML技術(shù),并且將這兩種技術(shù)與VML技術(shù)作比較,最后總結(jié)它們的優(yōu)缺點(diǎn)。然后在深入了解VML接口技術(shù)的基礎(chǔ)上完成對VML驅(qū)動電路的設(shè)計(jì),利用帶負(fù)反饋的自偏置放大器作為高低電位的穩(wěn)壓設(shè)計(jì),而不使用復(fù)雜的帶隙基準(zhǔn)技術(shù),從而有效的讓電路的復(fù)雜程度和面積都得到減小。為了保證傳輸信號的質(zhì)量,在主驅(qū)動電路的基礎(chǔ)上加入了預(yù)加重電路,并針對不同的傳播數(shù)據(jù)率進(jìn)行了可調(diào)強(qiáng)度的預(yù)加重設(shè)計(jì),減少了碼間干擾,降低了誤碼率,并通過仿真工具驗(yàn)證了電路設(shè)計(jì)符合設(shè)計(jì)的指標(biāo)。在接收器方面利用靈敏放大器為基礎(chǔ)的高速觸發(fā)器,設(shè)計(jì)為VML電路接收端,并對傳統(tǒng)的基于靈敏放大器的高速觸發(fā)器進(jìn)行了適當(dāng)改進(jìn),增強(qiáng)了接收部分高速采樣能力。為保證信號的完整性,在接收部分電路加入阻抗匹配電路以及LOS丟失信號檢測電路,減小誤碼率,防止故障發(fā)生,然后通過仿真軟件進(jìn)行仿真驗(yàn)證。論文最后給出了最終實(shí)現(xiàn)的收發(fā)器版圖,以及后仿結(jié)果,這些結(jié)果都是符合項(xiàng)目的設(shè)計(jì)指標(biāo)的。本項(xiàng)目的芯片正在流片中,后續(xù)的測試驗(yàn)證工作也將在下一步工作中進(jìn)行。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN432

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 潘登;韓琳;;關(guān)于高速差分信號匹配的研究[J];電子設(shè)計(jì)應(yīng)用;2009年08期

2 王征宇;章少云;;差分信號的測量方法[J];電子與封裝;2013年01期

3 何浩然;端接未使用的低電壓差分信號總線輸入[J];今日電子;2004年03期

4 郭浩;黎福海;;高速USB2.0設(shè)備的PCB板設(shè)計(jì)[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2006年05期

5 李向陽,楊樹元;低擺幅差分信號的分析方法[J];電子技術(shù);2003年08期

6 李玉生,冼澤,劉樹彬;關(guān)于差分信號匹配的探討[J];計(jì)量技術(shù);2005年10期

7 趙增輝;劉中友;彭圻平;;高速差分信號的互連設(shè)計(jì)[J];無線電通信技術(shù);2010年01期

8 胡象源;;TV信號的多路傳輸及帶寬壓縮[J];電訊技術(shù);1987年04期

9 苗世洪;彭克柱;;MAX1483在串行通信中的應(yīng)用[J];電氣自動化;1999年04期

10 孫婷婷;;高速LVDS連接器的研制[J];光纖與電纜及其應(yīng)用技術(shù);2009年05期

相關(guān)重要報(bào)紙文章 前2條

1 高宗振;如何制作雙絞線[N];中國電腦教育報(bào);2003年

2 江西 陳建波;“葡萄”待成熟[N];電腦報(bào);2010年

相關(guān)碩士學(xué)位論文 前3條

1 曾龍;用于高速SerDes接口的編解碼及收發(fā)電路設(shè)計(jì)[D];電子科技大學(xué);2015年

2 宋娟;基于串行通道的高速通信方法設(shè)計(jì)與實(shí)現(xiàn)[D];太原理工大學(xué);2014年

3 寧源;2.5Gbps高速VML接口電路的設(shè)計(jì)與研究[D];西安電子科技大學(xué);2015年

，

本文編號：2535389